特許

J-GLOBAL ID：200903077478158619

UHV-CVDによって作製した歪みSi系層およびその内部のデバイス

発明者： チュ、ジャク、オー ,  イスマイル、カレド
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (3件)： 坂口 博 ,  市位 嘉宏 ,  上野 剛史
公報種別：公表公報
出願番号（国際出願番号）：特願2003-568687
公開番号（公開出願番号）：特表2005-518093
出願日： 2003年02月04日
公開日（公表日）： 2005年06月16日
要約：

歪みSi系層、この層内で製作されたデバイス、およびこのような層並びにデバイスを備える電子システムの製作方法を提供する。この方法は、基板上にSiGe層をエピタキシャル成長させるステップおよびこのSiGe層内のGe濃度を変化させるステップを含む。このSiGe層内には、Ge濃度が急激にかなり増大する独創的なオーバーシュート・ゾーンが含まれる。Si系層はSiGe層上にエピタキシャル成長され、それによって引っ張り歪みがかかる。この歪みSi系層、通常SiまたはSiGeは別のバルク基板または絶縁体に移転することもできる。

請求項（抜粋）：

歪みSi系層を製作する方法において、 基板上にSiGe層をエピタキシャル成長させるステップであって、前記SiGe層の厚さ方向に変化するGe濃度を生じさせ、前記Ge濃度が前記基板との界面で第1の値をとり、前記SiGe層の全厚で前記第1のGe濃度値より高い第2の値をとり、さらに前記SiGe層が、前記第2のGe濃度値より高い第3のGe濃度値をとるGeオーバーシュート・ゾーンを埋め込んでいるステップと、 前記SiGe層上に前記Si系層をエピタキシャル付着させるステップとを含む、方法。

IPC (13件)：

H01L21/205 ,  H01L21/20 ,  H01L21/331 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/08 ,  H01L27/092 ,  H01L27/12 ,  H01L29/161 ,  H01L29/165 ,  H01L29/73 ,  H01L29/78 ,  H01L29/786

FI (11件)：

H01L21/205 ,  H01L21/20 ,  H01L27/08 331E ,  H01L27/12 B ,  H01L29/165 ,  H01L29/163 ,  H01L29/72 Z ,  H01L29/78 301B ,  H01L27/08 321B ,  H01L29/78 618A ,  H01L29/78 627D

Fターム (38件)：

5F003BC02 ,  5F003BM01 ,  5F045AA06 ,  5F045AB01 ,  5F045DA69 ,  5F048AA08 ,  5F048AB01 ,  5F048AC03 ,  5F048AC04 ,  5F048BA02 ,  5F048BA03 ,  5F048BA14 ,  5F048BA16 ,  5F048BD09 ,  5F052JA01 ,  5F052JA04 ,  5F052JA05 ,  5F052KA01 ,  5F052KA05 ,  5F110AA30 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110GG02 ,  5F110GG06 ,  5F110GG12 ,  5F110GG25 ,  5F110QQ17 ,  5F140AA05 ,  5F140AB03 ,  5F140AC28 ,  5F140AC36 ,  5F140BA05 ,  5F140BB18 ,  5F140BC12

引用特許：

出願人引用 (9件)

• 米国特許第5,461,243号
  
• 米国特許第5,906,951号
  
• 米国出願第09/675840号
  
• 米国特許第5,659,187号
  
• 米国出願第09/675841号
  
• 米国出願第09/692606号
  
• 米国特許第5,963,817号
  
• 米国特許第5,371,037号
  
• 米国特許第6,013,134号
  

審査官引用 (2件)

• 埋め込みシリコンゲルマニウム層をもつCMOS集積回路素子及び基板とその製造方法
  公報種別：公開公報   出願番号：特願2001-000849   出願人：三星電子株式会社
• 半導体薄膜の形成方法
  公報種別：公開公報   出願番号：特願平6-091376   出願人：沖電気工業株式会社