特許
J-GLOBAL ID：200903077717869409
DC-DCコンバータの制御回路、およびその制御方法
発明者：
出願人/特許権者：
代理人 (2件)：
田中 裕人
, 山中 郁生
公報種別：公開公報
出願番号（国際出願番号）：特願2004-288533
公開番号（公開出願番号）：特開2006-109535
出願日： 2004年09月30日
公開日（公表日）： 2006年04月20日
要約：
【課題】 同期整流方式のDC-DCコンバータで、電力供給停止時、迅速な出力電圧の低下を低消費電力で実現可能なDC-DCコンバータの制御回路、およびその制御方法を提供すること。【解決手段】 電力供給停止信号STPがローレベルの間は、制御部40は比較器COMP2およびフリップフロップ回路FFの出力信号に応じてNMOSトランジスタFET2を制御する。一方、電力供給停止信号STPがハイレベルの間は、制御部40は逆流検知信号BUDおよびフリップフロップ回路FFの出力信号をマスクして、比較器COMP3の検出信号DETに応じてNMOSトランジスタFET2を制御する。チョークコイル電流が逆流することで、出力電圧VOUTが、基準電圧E2に対応した出力基準電圧OE2まで低下すると、NMOSトランジスタFET2は非導通状態とされ、電力は入力端子(VI)に回生される。【選択図】 図1
請求項（抜粋）：
誘導素子に電力を蓄積する際に導通する第1スイッチング素子と、誘導素子に蓄積された電力の負荷への放出期間に応じて、スイッチング制御されて導通する第2スイッチング素子とを制御するDC-DCコンバータ制御回路であって、
前記電力の負荷への放出と逆方向の電流を検知して逆流検知信号を出力する逆流検知部と、
前記逆流検知信号に応じて前記第2スイッチング素子を非導通状態とする回路であって、前記負荷に印加される負荷印加電圧の低下を指示する所定信号に応じて前記逆流検知信号を無視し、前記負荷印加電圧に応じて前記第2スイッチング素子を非導通状態とする制御部と、
を備えることを特徴とするDC-DCコンバータ制御回路。
IPC (1件)：
FI (2件)：
H02M3/155 B
, H02M3/155 H
5H730AA17
, 5H730AA20
, 5H730AS05
, 5H730BB13
, 5H730BB57
, 5H730DD04
, 5H730EE13
, 5H730EE59
, 5H730FD01
, 5H730FD31
, 5H730FF02
, 5H730FG05
, 5H730FG21
, 5H730XC04
