特許
J-GLOBAL ID：200903077827171180

半導体装置

発明者：
伊藤 清男

伊藤 清男 について

, 
石橋 孝一郎

石橋 孝一郎 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-245519
公開番号（公開出願番号）：特開2001-093993
出願日： 1996年02月15日
公開日（公表日）： 2001年04月06日
要約：
【要約】 (修正有)【課題】電源電圧1V程度のような低い電圧で動作するスタテックメモリにおいて、サブスレショルド電流による待機時の漏れ電流の問題を避けながら、低電力化と動作速度の向上を図る。更に、電源電圧の低下によって減少するスタテックメモリのメモリセルの電圧マージンの確保を図る。【解決手段】交差結合した比較的高いしきい電圧をもつMOSトランジスタからなるスタティックメモリセルにおいて、その給電線電圧を制御するMOSトランジスタを設けておく。非選択状態にあるメモリセル内の2つの記憶ノードの電圧差が、データ対線DL,/DLから選択メモリセル内の該2つのノードに書き込み情報に対応した電圧が印加された時の該2つのノードの電圧差よりも大きくなるように、ワード線電圧がオフになった後に該給電線電圧制御トランジスタをオンにして高電圧VCHを給電線に与える。
請求項（抜粋）：
互いに相互接続された第1のMOSを有するスタティックメモリセルと、前記スタティックメモリセルに接続されたデータ線と、第2のMOSを有し、前記データ線に接続された周辺回路とを有し、前記第1のMOSのしきい電圧は、前記第2のMOSのしきい電圧よりも高い値であることを特徴とする半導体装置。
IPC (8件)：
H01L 21/8244 ,  H01L 27/11 ,  G11C 11/413 ,  G11C 11/41 ,  G11C 11/412 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/10 311
FI (6件)：
H01L 27/10 311 ,  H01L 27/10 381 ,  G11C 11/34 335 A ,  G11C 11/40 C ,  G11C 11/40 301 ,  H01L 27/08 102 C
引用特許：
審査官引用 (3件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平3-282682   出願人：株式会社日立製作所
  • スタティック型記憶回路
    公報種別：公開公報   出願番号：特願平4-246527   出願人：日本電気株式会社
  • 特開平3-083289

前のページに戻る

TOP

BOTTOM