フィールド・プログラマブル・ゲートアレイ

発明者：
出願人/特許権者： ,
代理人 (1件)：野河信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-367601
公開番号（公開出願番号）：特開2001-186010
出願日： 1999年12月24日
公開日（公表日）： 2001年07月06日
要約：

【要約】【課題】この発明は、FPGAに関し、FPGAをいくつかの機能ごとに分割してコンフィギュレーションすることのできるFPGAを提供することを課題とする。【解決手段】所定の論理回路の機能を有する複数の論理機能部と、複数の論理機能部相互間の接続信号を論理固定する論理固定部と、前記論理回路を構成するのに必要なプログラムデータを所定の論理機能部に転送する論理構成制御部とを備え、前記論理構成制御部が、所定の順序で複数の論理機能部の論理回路を構成し、1つの論理機能部の論理回路の構成が完了するごとに、その論理機能部と、論理回路の構成がされていない他の論理機能部との間の接続信号の論理を固定するように論理固定部を制御すること。

請求項（抜粋）：

所定の論理回路を構成しうる複数の論理機能部と、複数の論理機能部の相互間の接続信号を論理固定する論理固定部と、前記論理回路を構成するのに必要なプログラムデータを論理固定部と所定の論理機能部に転送する論理構成制御部とを備え、前記論理構成制御部が、所定の順序で複数の論理機能部の論理回路を構成し、1つの論理機能部の論理回路の構成が終了するごとに、その論理機能部と、論理回路の構成がされていない他の論理機能部との間の接続信号の論理を固定するように論理固定部を制御することを特徴とするフィールド・プログラマブル・ゲートアレイ。

IPC (2件)：

H03K 19/173 101 , H03K 19/177

FI (2件)：

H03K 19/173 101 , H03K 19/177

Fターム (9件)：

5J042AA10 , 5J042BA01 , 5J042BA02 , 5J042BA04 , 5J042CA00 , 5J042CA16 , 5J042CA20 , 5J042CA27 , 5J042DA03

引用特許：

出願人引用 (4件)

特開平3-224317
部分書き換え可能なPLD
公報種別：公開公報出願番号：特願平10-041111 出願人：日本電気アイシーマイコンシステム株式会社
演算回路のリセット処理装置
公報種別：公開公報出願番号：特願平8-026126 出願人：沖電気工業株式会社

全件表示

審査官引用 (4件)

特開平3-224317
部分書き換え可能なPLD
公報種別：公開公報出願番号：特願平10-041111 出願人：日本電気アイシーマイコンシステム株式会社
演算回路のリセット処理装置
公報種別：公開公報出願番号：特願平8-026126 出願人：沖電気工業株式会社

全件表示

前のページに戻る