特許

J-GLOBAL ID：200903078137223095

薄膜トランジスタ、その製造方法及びそれを備えた平板表示装置

発明者： 徐 ▲ミン▼徹 ,  蘇 明燮 ,  具 在本 ,  楊 南▲チョル▼
出願人/特許権者： 三星エスディアイ株式会社
代理人 (3件)： 渡邊 隆 ,  志賀 正武 ,  村山 靖彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-190561
公開番号（公開出願番号）：特開2006-196856
出願日： 2005年06月29日
公開日（公表日）： 2006年07月27日
要約：

【課題】 薄膜トランジスタ、その製造方法及びそれを備えた平板表示装置を提供する。【解決手段】 本発明の薄膜トランジスタは、ゲート電極と、ゲート電極と絶縁されたソース及びドレイン電極と、ゲート電極と絶縁され、ソース及びドレイン電極と電気的に連結された半導体層と、ゲート電極をソース及びドレイン電極または半導体層と絶縁する絶縁層と、を備え、半導体層と絶縁層との間に介在されて、半導体層を通じて流れる電子または正孔が絶縁層にトラップされることを防止するためのキャリアブロッキング層を備えることを特徴とする。本発明の薄膜トランジスタは、半導体層と絶縁層との間にキャリアブロッキング層が介在された構造を有しており、半導体層に注入された電子または正孔が絶縁層でトラップされることを防止することによって、ヒステリシス挙動問題点を解決できる。これにより、電荷移動特性のような電気的特性が向上する。【選択図】 図1

請求項（抜粋）：

ゲート電極と、 前記ゲート電極と絶縁されたソース及びドレイン電極と、 前記ゲート電極と絶縁され、前記ソース及びドレイン電極と電気的に連結された半導体層と、 前記ゲート電極をソース及びドレイン電極または半導体層と絶縁する絶縁層と、 前記半導体層と絶縁層との間に介在されて、半導体層を通じて流れる電子または正孔が絶縁層にトラップされることを防止するためのキャリアブロッキング層と、備えることを特徴とする薄膜トランジスタ。

IPC (3件)：

H01L 29/786 ,  H01L 51/50 ,  H01L 51/05

FI (5件)：

H01L29/78 618E ,  H05B33/14 A ,  H01L29/78 618B ,  H01L29/28 ,  H01L29/78 626Z

Fターム (32件)：

3K007AB17 ,  3K007BA06 ,  3K007DB03 ,  3K007FA00 ,  3K007GA00 ,  3K007GA04 ,  5F110AA30 ,  5F110BB01 ,  5F110CC03 ,  5F110CC05 ,  5F110DD01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE42 ,  5F110EE43 ,  5F110FF01 ,  5F110FF02 ,  5F110FF27 ,  5F110GG05 ,  5F110GG19 ,  5F110GG42 ,  5F110HK02 ,  5F110HK06 ,  5F110HK08 ,  5F110HK21 ,  5F110HK32 ,  5F110NN03 ,  5F110NN27 ,  5F110NN71 ,  5F110NN72

引用特許：

出願人引用 (1件)

• 有機半導体素子
  公報種別：公開公報   出願番号：特願2002-265170   出願人：パイオニア株式会社

審査官引用 (2件)

• オフセット閾値電圧を有する有機電界効果トランジスタおよびその使用
  公報種別：公表公報   出願番号：特願2003-555592   出願人：シーメンスアクチエンゲゼルシヤフト
• 有機半導体素子
  公報種別：公開公報   出願番号：特願2002-265170   出願人：パイオニア株式会社