特許
J-GLOBAL ID：200903078172479841
サンプル・ホールド回路およびA/D変換器
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
松田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願2000-357698
公開番号（公開出願番号）：特開2002-163894
出願日： 2000年11月24日
公開日（公表日）： 2002年06月07日
要約：
【要約】【課題】 完全差動型演算増幅回路を用いたサンプル・ホールド回路において、動作安定性を高めるとともに差動出力信号の中心値の平衡点の変動を抑え、A/D変換器の安定性、精度を向上させる。【解決手段】 完全差動型演算増幅回路1の入力端子IN1、IN2にそれぞれ同相帰還用ホールド容量CF1、CF2を接続した同相帰還回路2を設け、サンプル期間において完全差動型演算増幅回路1の入力端子IN1、IN2と出力端子OUT1、OUT2との間を接続するリセットスイッチRS1、RS2を介して同相帰還用ホールド容量CF1、CF2をチャージして出力端子OUT1、OUT2からの差動出力信号の中心値の平衡点を定め、ホールド期間中には差動出力信号に係わらず同相帰還用ホールド容量CF1、CF2にチャージされた電荷により、差動出力信号の中心値の平衡点を維持する。
請求項（抜粋）：
完全差動型演算増幅回路と、上記完全差動型演算増幅回路の差動入力端子の一方をなす第1の入力端子と上記完全差動型演算増幅回路の差動出力端子の一方をなす第1の出力端子との間に接続された第1のリセットスイッチと、上記完全差動型演算増幅回路の差動入力端子の他方をなす第2の入力端子と上記完全差動型演算増幅回路の差動出力端子の他方をなす第2の出力端子との間に接続された第2のリセットスイッチと、上記第1の入力端子と上記第1の出力端子との間に接続されかつ第3の入力端子を持つ第1のスイッチ容量網と、上記第2の入力端子と上記第2の出力端子との間に接続されかつ第4の入力端子を持つ第2のスイッチ容量網とを備え、上記第3および第4の入力端子を1組の差動入力端子とし、上記第1および第2の出力端子を1組の差動出力端子とするサンプル・ホールド回路であって、上記第1の入力端子、上記第2の入力端子にそれぞれ接続した第1および第2の同相帰還用ホールド容量を有し、上記第1および第2の入力端子の電圧に応じて上記第1および第2の出力端子の出力電圧の中心値を所定の値に維持する同相帰還回路を設けたことを特徴とするサンプル・ホールド回路。
IPC (3件)：
G11C 27/02 601
, G11C 27/02 602
, H03M 1/44
G11C 27/02 601 N
, G11C 27/02 602 D
, H03M 1/44
5J022AA05
, 5J022BA01
, 5J022CA10
, 5J022CB04
, 5J022CF02
, 5J022CF07
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
