特許

J-GLOBAL ID：200903078266025569

半導体装置

発明者： 遠藤 徹 ,  川嶋 将一郎
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2000-354897
公開番号（公開出願番号）：特開2002-157876
出願日： 2000年11月21日
公開日（公表日）： 2002年05月31日
要約：

【要約】【課題】 1T1Cセルを用いて、より多くの書き換え回数を保証できる半導体記憶装置を提供することを目的とする。【解決手段】 同時に駆動されるn+1本のビット線に接続された1トランジスタ1キャパシタ構成のメモリセル(20)と、n+1本のビット線にそれぞれ接続された1対のセンスアンプ(23L、23R)と、n+1本のビット線を並列アクセスした時のビット線電圧のうち、最大電圧と最小電圧又はこれに応じた電圧をそれぞれ第1及び第2の基準電圧として各1対のセンスアンプに出力する基準電圧発生回路(36)とを具備する。

請求項（抜粋）：

同時に駆動されるn+1本のビット線に接続された1トランジスタ1キャパシタ構成のメモリセルと、n+1本のビット線にそれぞれ接続されたセンスアンプと、n+1本のビット線を並列アクセスした時のビット線電圧のうち、最大電圧と最小電圧の平均電圧を生成し、これを基準電圧として各センスアンプに出力する基準電圧発生回路と、を具備することを特徴とする半導体装置。

IPC (6件)：

G11C 11/22 ,  G11C 14/00 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/105 ,  H01L 27/10 481

FI (5件)：

G11C 11/22 ,  H01L 27/10 481 ,  G11C 11/34 352 A ,  H01L 27/04 B ,  H01L 27/10 444 B

Fターム (17件)：

5B024AA07 ,  5B024AA15 ,  5B024BA02 ,  5B024BA09 ,  5B024BA27 ,  5B024BA29 ,  5B024CA07 ,  5F038BB04 ,  5F038DF05 ,  5F038EZ20 ,  5F083FR02 ,  5F083FR03 ,  5F083GA21 ,  5F083LA03 ,  5F083LA10 ,  5F083LA12 ,  5F083ZA10

引用特許：

出願人引用 (2件)

• 強誘電体回路用動的調節基準電圧
  公報種別：公開公報   出願番号：特願平4-211063   出願人：ナショナルセミコンダクタコーポレイション
• 強誘電体記憶装置
  公報種別：公開公報   出願番号：特願平7-153554   出願人：ソニー株式会社

審査官引用 (2件)

• 強誘電体回路用動的調節基準電圧
  公報種別：公開公報   出願番号：特願平4-211063   出願人：ナショナルセミコンダクタコーポレイション
• 強誘電体記憶装置
  公報種別：公開公報   出願番号：特願平7-153554   出願人：ソニー株式会社