特許

J-GLOBAL ID：200903078429893032

半導体装置の製造方法

発明者： 西山 幸男 ,  松田 竹人 ,  佐藤 博 ,  中田 錬平 ,  小野 高稔 ,  重田 厚
出願人/特許権者： 株式会社東芝
代理人 (1件)： 堀口 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2005-303216
公開番号（公開出願番号）：特開2007-115766
出願日： 2005年10月18日
公開日（公表日）： 2007年05月10日
要約：

【課題】 微細な絶縁分離部を制御性良く形成することのできる半導体装置の製造方法を提供する。【解決手段】 半導体基板10の主面にトレンチ15を形成するとともに、少なくともトレンチ15外における半導体基板10の主面上にシリコン粒13を含有する第1シリコン酸化膜14を形成する工程と、シリコン基板10上にトレンチ15を埋め込むようにシリコン粒13を含有しない第2シリコン酸化膜16を形成する工程と、CMP法により、第1シリコン酸化膜14をストッパーとして第2シリコン酸化膜16を研磨し、トレンチ15内に選択的に第2シリコン酸化膜16を残置させる工程と、を具備する。第1シリコン酸化膜14は水素雰囲気中で水素化シリコンガスと酸素ガスを原料としたCVD法により形成され、高い耐研磨性を有する。【選択図】 図4

請求項（抜粋）：

半導体基板の主面に凹部を形成するとともに、少なくとも前記凹部外における前記半導体基板の主面上にシリコン粒を含有する第1シリコン酸化膜を形成する工程と、 前記第1シリコン酸化膜上に前記凹部を埋め込むようにシリコン粒を含有しない第2シリコン酸化膜を形成する工程と、 化学的機械的研磨法により、前記第1シリコン酸化膜をストッパーとして前記第2シリコン酸化膜を除去し、前記凹部内に選択的に前記第2シリコン酸化膜を残置させる工程と、 を具備することを特徴とする半導体装置の製造方法。

IPC (1件)：

H01L 21/76

FI (1件)：

H01L21/76 L

Fターム (8件)：

5F032AA35 ,  5F032AA44 ,  5F032CA17 ,  5F032DA02 ,  5F032DA24 ,  5F032DA25 ,  5F032DA33 ,  5F032DA74

引用特許：

出願人引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-307691   出願人：日本電気株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-069683   出願人：株式会社東芝