特許
J-GLOBAL ID:200903078439623300

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 強
公報種別:公開公報
出願番号(国際出願番号):特願2000-173796
公開番号(公開出願番号):特開2001-351895
出願日: 2000年06月09日
公開日(公表日): 2001年12月21日
要約:
【要約】【課題】 異方性エッチング処理により形成したトレンチの形状を改善すると共にダメージ層の除去を行う。【解決手段】 n型の半導体基板12に島状のp型領域13、高濃度n型領域14を形成し、マスク材18を形成して(a,b)異方性エッチング処理によりトレンチ15を形成する(c)。フッ酸と硝酸との混合液による湿式処理を行ってトレンチ15の底面部にテーパー面15aを形成すると共に肩15cに丸みを帯びるように形状の改善をすると共にダメージ層15aを除去する(d)。短時間熱処理を行ってトレンチ15内面の結晶性の改善を行い(e)、犠牲酸化膜の形成・除去およびマスク材除去を行う(f,g,h,i)。ゲート絶縁膜16を形成してトレンチ15内部に多結晶シリコン17を充填してトレンチゲート型MOSトランジスタ11を形成する。
請求項(抜粋):
半導体基板に対して異方性エッチング処理を行って溝を形成する工程を含んだ半導体装置の製造方法において、前記異方性エッチング処理工程を実施した後に、形成された前記溝の形状を改善すると共に前記異方性エッチング処理により発生したダメージ層を除去すべく、フッ酸と硝酸とを所定割合で混合した混合液による湿式処理工程を実施することを特徴とする半導体装置の製造方法。
IPC (10件):
H01L 21/306 ,  H01L 21/283 ,  H01L 21/324 ,  H01L 21/76 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/43 ,  H01L 29/78 ,  H01L 29/78 653 ,  H01L 21/336
FI (9件):
H01L 21/283 N ,  H01L 21/324 X ,  H01L 29/78 653 A ,  H01L 21/306 S ,  H01L 21/76 L ,  H01L 27/04 C ,  H01L 29/62 G ,  H01L 29/78 301 V ,  H01L 29/78 658 G
Fターム (60件):
4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD11 ,  4M104DD23 ,  4M104DD28 ,  4M104EE03 ,  4M104EE10 ,  4M104EE12 ,  4M104EE15 ,  4M104EE17 ,  4M104FF04 ,  4M104GG06 ,  4M104GG09 ,  4M104GG14 ,  4M104GG15 ,  4M104HH11 ,  5F032AA36 ,  5F032AA44 ,  5F032AA46 ,  5F032AA47 ,  5F032AA75 ,  5F032CA14 ,  5F032CA17 ,  5F032CA24 ,  5F032DA03 ,  5F032DA24 ,  5F032DA25 ,  5F032DA28 ,  5F032DA58 ,  5F032DA74 ,  5F038AC03 ,  5F038AC05 ,  5F038AC10 ,  5F038AC15 ,  5F038AC16 ,  5F038EZ12 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ16 ,  5F038EZ17 ,  5F038EZ20 ,  5F040DA19 ,  5F040DC01 ,  5F040DC10 ,  5F040EB14 ,  5F040EB17 ,  5F040EC07 ,  5F040EC20 ,  5F040ED01 ,  5F040ED05 ,  5F040ED06 ,  5F040FC00 ,  5F043AA02 ,  5F043BB02 ,  5F043DD15 ,  5F043FF01 ,  5F043FF03 ,  5F043GG10
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る