特許
J-GLOBAL ID：200903078569353690

高周波スイッチ装置

発明者：
川 久 克 江

川 久 克 江 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-169983
公開番号（公開出願番号）：特開平9-023101
出願日： 1995年07月05日
公開日（公表日）： 1997年01月21日
要約：
【要約】【目的】 伝送損失を可及的に小さくすることを可能にする。【構成】 第1乃至第3の端子3,4,2と、第1のFET11およびこの第1のFETに並列に接続された第1のインダクタ21からなり、一端が第1の端子3に接続された第1のフィルタ回路と、第2のFET12およびこの第2のFETに並列に接続された第2のインダクタ22からなり、一端が第1のフィルタ回路の他端に接続され、他端が第2の端子4に接続された第2のフィルタ回路と、を備え、第1のFETのゲートには抵抗を介して第1の制御信号が印加され、第2のFETのゲートには抵抗を介して第2の制御信号が印加され、第3の端子2は第1および第2のフィルタ回路の共通接続点8に接続され、この共通接続点は所定電位が印加されることを特徴とする。
請求項（抜粋）：
第1乃至第3の端子と、第1のFETおよびこの第1のFETに並列に接続された第1のインダクタからなり、一端が前記第1の端子に接続された第1の回路と、第2のFETおよびこの第2のFETに並列に接続された第2のインダクタからなり、一端が前記第1の回路の他端に接続され、他端が前記第2の端子に接続された第2の回路と、を備え、前記第1のFETのゲートには抵抗を介して第1の制御信号が印加され、前記第2のFETのゲートには抵抗を介して第2の制御信号が印加され、前記第3の端子は前記第1および第2の回路の共通接続点に接続され、この共通接続点は所定電位が印加されることを特徴とする高周波スイッチ装置。
IPC (6件)：
H01P 1/15 ,  H01L 27/04 ,  H01L 21/822 ,  H03H 7/46 ,  H03K 17/693 ,  H04B 1/48
FI (5件)：
H01P 1/15 ,  H03H 7/46 C ,  H03K 17/693 A ,  H04B 1/48 ,  H01L 27/04 F
引用特許：
審査官引用 (8件)
  • FETスイッチ
    公報種別：公開公報   出願番号：特願平4-302392   出願人：三洋電機株式会社
  • 特開平3-190302
  • 特開平3-049401
全件表示

前のページに戻る

TOP

BOTTOM