特許
J-GLOBAL ID：200903078583361868
半導体装置および半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 栄男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-040642
公開番号（公開出願番号）：特開平11-238854
出願日： 1998年02月23日
公開日（公表日）： 1999年08月31日
要約：
【要約】【課題】 本発明は、低電圧領域と高電圧領域が共存する半導体装置であっても、半導体装置全体の占有面積を縮小することができる半導体装置を提供することを目的とする。【解決手段】 低電圧領域L1は、シリコン基板5、埋め込み酸化層7および簿膜シリコン層9による3層構造、つまり、SOI構造となっている。一方、高電圧領域H1は、半導体基板3がシリコン基板5のみによる1層構造、つまり、バルク構造となっている。半導体装置1では、SOI構造である低電圧領域L1とバルク構造である高電圧領域H1とが、1枚の半導体基板3上に、共存している。
請求項（抜粋）：
1枚の基板を有する半導体装置において、前記基板は、第1の素子形成領域および第2の素子形成領域を有し、前記第1の素子形成領域には、素子形成層に一または複数の半導体素子が形成されており、かつ、前記素子形成層は、前記基板上に形成された絶縁層上に形成されており、前記第2の素子形成領域には、前記基板上に一または複数の半導体素子が形成されている、ことを特徴とする半導体装置。
IPC (5件)：
H01L 27/08 331
, H01L 27/04
, H01L 21/822
, H01L 29/786
, H01L 29/78
H01L 27/08 331 E
, H01L 27/04 A
, H01L 29/78 613 Z
, H01L 29/78 621
, H01L 29/78 626 Z
, H01L 29/78 653 D
