薄膜トランジスタおよびアクティブマトリクス基板

発明者： , ,
出願人/特許権者：
代理人 (3件)：山本秀策 , 安村高明 , 大塩竹志
公報種別：公開公報
出願番号（国際出願番号）：特願2002-209595
公開番号（公開出願番号）：特開2004-055735
出願日： 2002年07月18日
公開日（公表日）： 2004年02月19日
要約：

【課題】薄膜トランジスタの良好な特性を安定的に得ること。【解決手段】本発明の薄膜トランジスタ(135)は、第1のオーミックコンタクト層(139A)と、第1のオーミックコンタクト層(139A)とは適当な間隔をあけて分離されて設けられた第2のオーミックコンタクト層(139B)と、少なくとも一部が、第1のオーミックコンタクト層(139A)上に設けられたソース電極(138)と、少なくとも一部が、第2のオーミックコンタクト層(139B)上に設けられたドレイン電極(137)と、第1のオーミックコンタクト層(139A)、第2のオーミックコンタクト層(139B)、ソース電極(138)およびドレイン電極(137)上に設けられた半導体層(140)とを備える。【選択図】図1B

請求項（抜粋）：

基板と、前記基板上に設けられた第1のオーミックコンタクト層と、前記基板上に、前記第1のオーミックコンタクト層とは適当な間隔をあけて設けられた第2のオーミックコンタクト層と、少なくとも一部が、前記第1のオーミックコンタクト層上に設けられたソース電極と、少なくとも一部が、前記第2のオーミックコンタクト層上に設けられたドレイン電極と、前記第1のオーミックコンタクト層と、前記第2のオーミックコンタクト層と、前記ソース電極と、前記ドレイン電極とに接するように、前記第1のオーミックコンタクト層、前記第2のオーミックコンタクト層、前記ソース電極および前記ドレイン電極上に設けられた半導体層と、前記半導体層上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを備える、薄膜トランジスタ。

IPC (4件)：

H01L29/786 , G02F1/1333 , G02F1/1343 , G02F1/1368

FI (6件)：

H01L29/78 616T , G02F1/1333 500 , G02F1/1343 , G02F1/1368 , H01L29/78 616U , H01L29/78 626C

Fターム (45件)：

2H090JB03 , 2H090JC07 , 2H090JD17 , 2H090LA01 , 2H092GA25 , 2H092GA27 , 2H092HA06 , 2H092JA24 , 2H092JA28 , 2H092JA47 , 2H092JB21 , 2H092KA05 , 2H092KA24 , 2H092NA11 , 2H092NA24 , 2H092PA01 , 5F110AA16 , 5F110AA30 , 5F110BB01 , 5F110CC05 , 5F110DD02 , 5F110DD14 , 5F110EE03 , 5F110EE04 , 5F110EE14 , 5F110FF03 , 5F110GG02 , 5F110GG15 , 5F110GG25 , 5F110GG35 , 5F110GG44 , 5F110HK03 , 5F110HK04 , 5F110HK09 , 5F110HK16 , 5F110HK22 , 5F110HK33 , 5F110HK34 , 5F110HL03 , 5F110HM02 , 5F110NN03 , 5F110NN24 , 5F110NN27 , 5F110NN72 , 5F110QQ04

引用特許：

出願人引用 (6件)

特開昭63-190385
特開昭59-232385
薄膜半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平6-023974 出願人：株式会社日立製作所

全件表示

審査官引用 (9件)

特開昭63-190385
薄膜トランジスタ及びその作製方法
公報種別：公開公報出願番号：特願平3-174541 出願人：株式会社半導体エネルギー研究所
特開昭59-232385

全件表示

前のページに戻る