特許
J-GLOBAL ID：200903078750086297
半導体集積回路及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-196289
公開番号（公開出願番号）：特開平9-045913
出願日： 1995年08月01日
公開日（公表日）： 1997年02月14日
要約：
【要約】【課題】 ソース・ドレイン間の抵抗値が高くなってしまったり、ゲートとソース・ドレインとの間の容量が大きくなってしまうという問題点がある。【解決手段】 半導体基板1上のゲート領域に形成されたゲート酸化膜2、ゲート電極3及び二酸化シリコン膜8と、ゲート酸化膜2、ゲート電極3及び二酸化シリコン膜8の周囲に形成された第1のサイドウォール4と、半導体基板1上の第1のサイドウォール4の一側面に接してソース・ドレイン領域に形成されたリンをドープしたシリコン膜5と、シリコン膜5から拡散された拡散層10と、シリコン膜5上に第1のサイドウォール4の一側面に接するように形成された第2のサイドウォール6と、シリコン膜5上に第2のサイドウォール6の一側面に接するように形成されたヒ素をドープしたシリコン膜7とから主に構成されている。
請求項（抜粋）：
半導体基板上に、ゲート電極を有するゲート領域及びソース・ドレイン領域が形成される半導体集積回路において、前記半導体基板上の前記ゲート領域と前記ソース・ドレイン領域との間に、前記ゲート領域と前記ソース・ドレイン領域とを隔離するように形成された第1のサイドウォールと、前記半導体基板上の前記ソース・ドレイン領域に前記第1のサイドウォールの一側面に接するように形成された第1の不純物層と、前記第1の不純物層上の前記第1のサイドウォールの一側面に接する位置に前記第1のサイドウォールと平行に形成された第2のサイドウォールと、前記第1の不純物層上に前記第2のサイドウォールの一側面に接するように形成された第2の不純物層とを有することを特徴とする半導体集積回路。
IPC (2件)：
FI (2件)：
H01L 29/78 301 P
, H01L 29/78 301 S
