特許

J-GLOBAL ID：200903078752384805

半導体装置及びその製造方法

発明者： 中西 俊郎 ,  須黒 恭一 ,  小澤 良夫 ,  赤坂 泰志
出願人/特許権者： 富士通株式会社 ,  株式会社東芝
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願2000-207712
公開番号（公開出願番号）：特開2002-026317
出願日： 2000年07月10日
公開日（公表日）： 2002年01月25日
要約：

【要約】【課題】 ポリメタル構造を有する半導体装置において、ゲート電極の空乏化を抑制するとともに、ホットキャリア耐性を確保しうる半導体装置及びその製造方法を提供する。【解決手段】 シリコン基板10上に形成されたゲート絶縁膜12と、ゲート絶縁膜上に形成され、ポリシリコン膜14とポリシリコン膜上に形成された金属膜18とを有するゲート電極20と、ポリシリコン膜の側壁部分に、選択的に形成された絶縁膜24とを有し、ゲート電極の端部の下方のシリコン基板とゲート絶縁膜との界面に、ゲート電極の直下のシリコン基板とゲート絶縁膜との界面における窒素の濃度より高い濃度で窒素が導入されている。

請求項（抜粋）：

シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、ポリシリコン膜と前記ポリシリコン膜上に形成された金属膜とを有するゲート電極と、前記ポリシリコン膜の側壁部分に、選択的に形成された絶縁膜とを有し、前記ゲート電極の端部の下方の前記シリコン基板と前記ゲート絶縁膜との界面に、前記ゲート電極の直下の前記シリコン基板と前記ゲート絶縁膜との界面における窒素の濃度より高い濃度で窒素が導入されていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 29/43

FI (4件)：

H01L 21/28 301 A ,  H01L 29/78 301 G ,  H01L 29/62 G ,  H01L 29/78 301 F

Fターム (27件)：

4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD37 ,  4M104DD43 ,  4M104DD78 ,  4M104DD89 ,  4M104EE15 ,  4M104FF18 ,  4M104GG09 ,  4M104GG14 ,  4M104HH18 ,  5F040DA17 ,  5F040DC01 ,  5F040EC02 ,  5F040EC07 ,  5F040ED03 ,  5F040ED06 ,  5F040ED07 ,  5F040EF02 ,  5F040FA04 ,  5F040FA07 ,  5F040FA10 ,  5F040FA18 ,  5F040FB02 ,  5F040FB04

引用特許：

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-236783   出願人：株式会社東芝
• 特開平3-129774
  
• 特開平4-116869
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-037300   出願人：株式会社日立製作所