特許
J-GLOBAL ID:200903079110817755

液晶表示装置およびその駆動方法

発明者:
出願人/特許権者:
代理人 (1件): 富田 和子
公報種別:公開公報
出願番号(国際出願番号):特願平11-259393
公開番号(公開出願番号):特開2001-083484
出願日: 1999年09月13日
公開日(公表日): 2001年03月30日
要約:
【要約】【課題】各液晶セルの透過率を階調電圧制御信号のパルス幅で制御可能で、階調数が増えても回路規模の上昇を押さえることができるアクティブマトリクス型液晶表示装置を提供する。【解決手段】本発明の液晶表示装置は、1つの画素を例えば1個のN型のMOS型のトランジスタで構成し、ゲートは縦方向の画素共通のゲート電極、ドレインは横方向の画素共通のドレイン電極、ソースは液晶セルを介して対向側にある横方向の画素共通のコモン電極に接続されていることを特徴とする。その駆動方法としては、コモン電極へは走査ラインを示す走査ライン信号のアクティブを各コモン電極へ時分割で印加し、ゲート電極へは走査ライン上における表示データの階調情報に従い、これに応じたパルス幅の階調電圧制御信号を印加する。
請求項(抜粋):
液晶層を介して対向配置される2枚の基板の一方の内面に、互いに交差する複数本のコモン電極とゲート電極、および該コモン電極に並ぶ複数本のドレイン電極と、該複数本のコモン電極とゲート電極のそれぞれの交点に3端子のスイッチング素子と液晶セルとで構成される複数の画素とを有する表示画素部を備え、該各スイッチング素子の第1の端子は、該ドレイン電極に接続され、該各スイッチング素子の第2の端子は、対向側が該コモン電極に接続されている該液晶セルに接続され、該各スイッチング素子の第3の端子は、該ゲート電極に接続される、アクティブマトリクス型液晶表示装置において、該各スイッチング素子は、該ゲート電極と該コモン電極に印加する電圧の電位差がある特定の規定値になるとオン状態となり、該スイッチング素子のオン状態には、該液晶セルに該ドレイン電極とコモン電極に印加される電圧の電位差が印加され、該オン状態の最後に印加される電位差が、次のオン状態まで保持されることを特徴とする、アクティブマトリクス型液晶表示装置。
IPC (4件):
G02F 1/133 550 ,  G02F 1/133 575 ,  G09G 3/20 641 ,  G09G 3/36
FI (4件):
G02F 1/133 550 ,  G02F 1/133 575 ,  G09G 3/20 641 A ,  G09G 3/36
Fターム (38件):
2H093NA16 ,  2H093NA32 ,  2H093NA33 ,  2H093NA43 ,  2H093NA53 ,  2H093NC16 ,  2H093NC18 ,  2H093NC21 ,  2H093NC26 ,  2H093NC34 ,  2H093ND06 ,  2H093ND49 ,  5C006AA15 ,  5C006AA16 ,  5C006AA17 ,  5C006AA22 ,  5C006AC28 ,  5C006AF42 ,  5C006AF44 ,  5C006AF46 ,  5C006AF51 ,  5C006BB16 ,  5C006BC03 ,  5C006BC12 ,  5C006BF04 ,  5C006BF24 ,  5C006FA41 ,  5C006FA56 ,  5C080AA10 ,  5C080BB05 ,  5C080DD03 ,  5C080DD22 ,  5C080EE29 ,  5C080EE30 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ04 ,  5C080JJ05
引用特許:
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る