特許

J-GLOBAL ID：200903079111690953

半導体装置並びにそのゲート及びメタルラインの形成方法

発明者： 柳 男 圭 ,  金 豪 龍 ,  崔 源 ▲尊▼ ,  金 在 煥 ,  姜 昇 賢 ,  尹 英 熙
出願人/特許権者： 株式会社ハイニックスセミコンダクター
代理人 (2件)： 西教 圭一郎 ,  杉山 毅至
公報種別：公開公報
出願番号（国際出願番号）：特願2008-119214
公開番号（公開出願番号）：特開2008-277833
出願日： 2008年04月30日
公開日（公表日）： 2008年11月13日
要約：

【課題】 半導体装置に電気的特性、工程の影響、及び構造的安定性などを保証することができるパターンを提供する。【解決手段】 半導体装置は、アクティブ領域上に長方向に延びるゲートラインと、アクティブ領域の外部に位置し、長方向に延びるゲートラインと接して、かつ、一辺がゲートラインの一側エッジの長方向の延長線に整列するゲートパッドからなるゲートとが形成され、ゲートにダミーゲート及び補助パターンが適用される。半導体装置は、複数個のセルで構成されるブロックで相異なる電力を供給する第1メタルラインパターンと、第1メタルラインパターンの間に位置し、セルに信号を伝達する第2メタルラインパターンとを含み、第1メタルラインの間の第2メタルラインパターンが形成されない領域に、長方向に少なくとも2つ以上に分割されたパターンで、ダミーメタルラインパターンが形成されたメタルラインが形成される。【選択図】 図9

請求項（抜粋）：

アクティブ領域上に長方向に延びるゲートラインを形成する工程、及び、 前記アクティブ領域の外部に位置し、長方向に延びる前記ゲートラインと接して、かつ、一辺が前記ゲートラインの一側エッジの長方向の延長線に整列するようにゲートパッドを形成する工程 を含むことを特徴とする半導体装置のゲート形成方法。

IPC (8件)：

H01L 21/82 ,  H01L 21/320 ,  H01L 23/52 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 27/092

FI (6件)：

H01L21/82 D ,  H01L21/88 S ,  H01L27/04 A ,  H01L27/04 D ,  H01L27/08 102D ,  H01L27/08 321F

Fターム (39件)：

5F033QQ48 ,  5F033VV01 ,  5F033VV04 ,  5F033VV05 ,  5F033VV06 ,  5F033XX01 ,  5F033XX03 ,  5F038CA02 ,  5F038CA06 ,  5F038CA18 ,  5F038CD02 ,  5F038CD05 ,  5F038CD10 ,  5F038DF01 ,  5F038EZ20 ,  5F048AB03 ,  5F048AC01 ,  5F048AC03 ,  5F048BB01 ,  5F048BB03 ,  5F048BD10 ,  5F048BF07 ,  5F048BF15 ,  5F048BF16 ,  5F064BB22 ,  5F064CC09 ,  5F064DD10 ,  5F064DD12 ,  5F064DD13 ,  5F064DD14 ,  5F064DD15 ,  5F064DD18 ,  5F064DD26 ,  5F064EE05 ,  5F064EE08 ,  5F064EE09 ,  5F064EE15 ,  5F064EE16 ,  5F064EE52

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2000-207911   出願人：三菱電機株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-024705   出願人：日本電気アイシーマイコンシステム株式会社