特許

J-GLOBAL ID：200903079198318168

半導体装置およびその製造方法

発明者： 原田 彰俊 ,  岡本 晋 ,  稲沢 剛一郎
出願人/特許権者： 東京エレクトロン株式会社
代理人 (1件)： 高山 宏志
公報種別：公開公報
出願番号（国際出願番号）：特願2003-138389
公開番号（公開出願番号）：特開2004-342873
出願日： 2003年05月16日
公開日（公表日）： 2004年12月02日
要約：

【課題】誘電率の増加を抑制しながら、しかも平滑な底面を有するトレンチを備えた半導体装置とその製造方法を提供する。【解決手段】ウエハW上に第1絶縁膜64を形成し、第1絶縁膜64上に有機薄膜65を形成し、有機薄膜65上に第2絶縁膜66を形成し、第1絶縁膜64と有機薄膜65と第2の絶縁膜66を貫通するビアホール71aを形成し、第2絶縁膜66上にビアホール71aが埋められように犠牲膜68を形成し、犠牲膜68上にレジスト膜69を形成し、有機薄膜65の上面に達するトレンチ71bを形成し、有機薄膜65のうちトレンチ71bに露出した部分を除去し、さらに残った犠牲膜68を除去する。これによって平滑な底面を有するトレンチ71bが形成される。【選択図】 図3

請求項（抜粋）：

被処理基板と、 前記被処理基板上の所定の位置に設けられ、ビアホールを有する第1の絶縁膜と、 前記ビアホールと連通したトレンチを有するように、前記第1の絶縁膜上に形成された有機薄膜および前記有機薄膜上に形成された第2の絶縁膜と、 を有することを特徴とする半導体装置。

IPC (1件)：

H01L21/768

FI (2件)：

H01L21/90 S ,  H01L21/90 A

Fターム (26件)：

5F033HH11 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033RR01 ,  5F033RR06 ,  5F033RR21 ,  5F033RR29 ,  5F033SS11 ,  5F033SS21 ,  5F033TT03 ,  5F033TT04 ,  5F033WW02 ,  5F033WW09

引用特許：

審査官引用 (4件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2001-332901   出願人：日本電気株式会社
• 多層配線の形成方法
  公報種別：公開公報   出願番号：特願平4-238303   出願人：三菱電機株式会社
• 有機層間絶縁膜のエッチング処理方法
  公報種別：公開公報   出願番号：特願平10-325447   出願人：キヤノン株式会社
• 半導体装置の製造方法および半導体装置
  公報種別：公開公報   出願番号：特願2003-010133   出願人：株式会社東芝