半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：伊丹勝
公報種別：公開公報
出願番号（国際出願番号）：特願平11-180815
公開番号（公開出願番号）：特開2001-015601
出願日： 1999年06月25日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】電源線ノイズの影響を効果的に低減することを可能とした電源線レイアウトを持つ半導体集積回路を提供する。【解決手段】シリコン基板1は、NMOSトランジスタ領域3とPMOSトランジスタ領域4とに区画され、M1,M2の金属層により信号配線6,8が形成される。PMOSトランジスタ領域3の上部に、VSS線10とVDD線14が同じ幅をもって重ねられ、NMOSトランジスタ領域4の上部にVDD線11とVSS線13が同じ幅をもって重ねられる。VSS線10とVDD線11とは同じM3層をパターニングして形成され、VSS線13とVDD線14は同じM4層をパターニングして形成される。VSS線10,13と、VDD線11,14との間には、MOSキャパシタCが接続される。

請求項（抜粋）：

半導体基板と、この半導体基板に形成された素子と、この素子が形成された半導体基板上に形成された信号配線、低レベル側電源線、及び高レベル側電源線とを有する半導体集積回路において、前記低レベル側電源線と高レベル側電源線は、略同じ幅をもって層間絶縁膜を挟んで上下に重なるように配設されていることを特徴とする半導体集積回路。

IPC (3件)：

H01L 21/82 , H01L 27/04 , H01L 21/822

FI (2件)：

H01L 21/82 L , H01L 27/04 D

Fターム (18件)：

5F038AV06 , 5F038BH03 , 5F038BH19 , 5F038CA06 , 5F038CA07 , 5F038CA10 , 5F038CD02 , 5F038CD14 , 5F038EZ20 , 5F064CC12 , 5F064CC23 , 5F064EE18 , 5F064EE22 , 5F064EE26 , 5F064EE27 , 5F064EE43 , 5F064EE45 , 5F064EE52

引用特許：

審査官引用 (7件)

特開平1-100961
特開平1-179344
特開平4-116850

全件表示

前のページに戻る