特許
J-GLOBAL ID:200903079429695660

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-014279
公開番号(公開出願番号):特開平10-214887
出願日: 1997年01月28日
公開日(公表日): 1998年08月11日
要約:
【要約】【課題】トレンチ上部にテーパー形状を付けかつ十分な加工寸法精度を持たせる。【解決手段】シリコン半導体基板101上にパッド酸化膜102を形成し、その上に窒化シリコン膜103を一定膜厚成長し、パターニングした後全面にポリシリコン膜を一定膜厚成長し、ポリシリコン膜のエッチバックとSiトレンチエッチングを同一ドライエッチング条件にて連続して行う。
請求項(抜粋):
シリコン半導体基板の一主面を被覆して酸化シリコン膜及び窒化シリコン膜を順次に形成して2層膜を形成し、リソグラフィー法により前記2層膜をパターニングする工程と、ポリシリコン膜を全面に堆積した後前記2層膜に対して選択的にシリコンをエッチングする異方性エッチングを行なって前記ポリシリコン膜を除去するとともに前記シリコン半導体基板に溝を形成する工程とを有していることを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 21/76 ,  H01L 21/3065
FI (3件):
H01L 21/76 L ,  H01L 21/302 J ,  H01L 21/302 L
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る