特許
J-GLOBAL ID：200903079471248577

乱数発生装置

発明者：
炭竃 辰巳

炭竃 辰巳 について

, 
井藤 昭広

井藤 昭広 について


出願人/特許権者：
サン電子株式会社

サン電子株式会社 について


代理人 (1件)： 竹本 松司 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-198801
公開番号（公開出願番号）：特開平7-031724
出願日： 1993年07月19日
公開日（公表日）： 1995年02月03日
要約：
【要約】 (修正有)【目的】 乱数の発生をCPUによるソフトウェアとは別に独立してハードウェアによって行い、ソフトウェアにかかる負担を軽減する。【構成】 各カウンタC1乃至Cnよりなるカウンタ回路2と、カウンタ回路2のカウントアップの周期と各カウンタ毎のカウントアップの上限値とを設定するための設定レジスタ3と、カウント動作信号出力手段4と、各カウンタの値をそれぞれ初期化するカウント回路初期化手段5と、カウンタ回路2と同等の記憶領域6-1を複数組備えてなる記憶部6と、記憶状態にない記憶領域にカウンタ回路2における各カウンタの値を乱数データとして転送記憶すると共に乱数データの記憶順を記憶する一方、トリガー信号を無効とし、読出信号を受ける毎に、乱数記憶順序記憶手段における記憶順序の古い順に、記憶領域に記憶された乱数データを出力させる制御回路7とを備える。
請求項（抜粋）：
必要な各乱数の個数に対応し、かつ各乱数の発生範囲に対応したビット幅を有する各カウンタよりなるカウンタ回路と、前記カウンタ回路のカウントアップの周期と各カウンタ毎のカウントアップの上限値とを設定するための設定レジスタと、前記設定レジスタにおける設定周期に基いて、前記カウンタ回路のカウントアップ動作を行わせるための信号を出力するカウント動作信号出力手段と、前記設定レジスタに設定された前記カウント回路の各カウンタに対応した設定上限値に基いて、各カウンタの値をそれぞれ初期化するカウント回路初期化手段と、前記カウンタ回路と同等の記憶領域を複数組備えてなる記憶部と、トリガー信号を受ける毎に、前記記憶部における各記憶領域の記憶状態を判別し、記憶状態にない記憶領域に前記カウンタ回路における各カウンタの値を乱数データとして転送記憶すると共に前記乱数データの記憶順序を記憶する乱数記憶順序記憶手段に前記乱数データの記憶順を記憶する一方、前記記憶部の全ての記憶領域が記憶状態にある場合には、前記トリガー信号を無効とし、読み出し信号を受ける毎に、前記乱数記憶順序記憶手段における記憶順序の古い順に、前記記憶部における記憶状態にある記憶領域に記憶された乱数データを出力させる制御回路とを備えたことを特徴とする乱数発生装置。
IPC (2件)：
A63F 7/02 317 ,  G06F 7/58
引用特許：
審査官引用 (20件)
  • 特開平4-123130
  • 特開平4-022378
  • 特開昭62-098819
全件表示

前のページに戻る

TOP

BOTTOM