特許

J-GLOBAL ID：200903079621391462

メモリセル装置及び相応の製造方法

発明者： ウルリヒ ツィンマーマン ,  トーマス ベーム ,  マンフレート ハイン ,  アルミーン コールハーゼ ,  大谷 洋一 ,  アンドレアス ルッシュ ,  アレクサンダー トリュビー
出願人/特許権者： インフィネオン テクノロジース アクチエンゲゼルシャフト
代理人 (1件)： 矢野 敏雄 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-533875
公開番号（公開出願番号）：特表2002-505516
出願日： 1999年02月25日
公開日（公表日）： 2002年02月19日
要約：

【要約】本発明は、半導体基板(10)内に設けられた多数のメモリセル(S)を有するメモリセル装置であって、前記半導体基板(10)の主要面内に長手方向に平行に延在しているビット線溝(1a-1d)を有しており、該ビット線溝の底部内に、それぞれ1つの第1の導電領域(15a-15d)が設けられており、前記ビット線溝の頂部には、それぞれ1つの、前記第1の導電領域と同じ導電型の第2の導電領域(20a-20e)が設けられており、前記ビット線溝の各壁には、該壁間に位置している、それぞれ1つのチャネル領域が設けられており、横断方向には、前記半導体基板(10)の主要面に沿って、所定の前記ビット線溝(1a,1c,1d)を通るワード線(2a-2c)が、当該ビット線溝に設けられたトランジスタの制御のために設けられているメモリセル装置に関する。各ワード線(2a-2c)間に位置しているビット線溝(1a-1d)の溝壁内に、付加的なドーピング材が導入されており、該ドーピング材は、前記溝壁内で、漏れ電流の抑圧のために相応のトランジスタのカットオフ電圧を上昇させるために設けられている。

請求項（抜粋）：

半導体基板(10)内に設けられた多数のメモリセル(S)を有するメモリセル装置であって、前記半導体基板(10)の主要面内に長手方向に平行に延在しているビット線溝(1a-1d)を有しており、該ビット線溝の底部内に、それぞれ1つの第1の導電領域(15a-15d)が設けられており、前記ビット線溝の頂部には、それぞれ1つの、前記第1の導電領域と同じ導電型の第2の導電領域(20a-20e)が設けられており、前記ビット線溝の各壁には、該壁間に位置している、それぞれ1つのチャネル領域が設けられており、横断方向には、前記半導体基板(10)の主要面に沿って、所定の前記ビット線溝(1a,1c,1d)を通るワード線(2a-2c)が、当該ビット線溝に設けられたトランジスタの制御のために設けられているメモリセル装置において、各ワード線(2a-2c)間に位置しているビット線溝(1a-1d)の溝壁内に、付加的なドーピング材が導入されており、該ドーピング材は、前記溝壁内で、漏れ電流の抑圧のために相応のトランジスタのカットオフ電圧を上昇させるために設けられていることを特徴とするメモリセル装置。

IPC (2件)：

H01L 21/8246 ,  H01L 27/112

Fターム (5件)：

5F083CR02 ,  5F083KA01 ,  5F083KA07 ,  5F083KA08 ,  5F083PR37

引用特許：

審査官引用 (5件)

• 特開平4-226071
  
• 特開昭63-202061
  
• 電気的にプログラム可能なメモリセル装置及びその製造方法
  公報種別：公開公報   出願番号：特願平9-010089   出願人：シーメンスアクチエンゲゼルシヤフト
• 特開平4-010653
  
• 縦型MOSトランジスタを有する固定記憶装置の製造方法
  公報種別：公表公報   出願番号：特願平8-513576   出願人：シーメンスアクチエンゲゼルシヤフト