特許
J-GLOBAL ID：200903079714076737
多層回路基板及びその製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-000330
公開番号（公開出願番号）：特開平10-200257
出願日： 1997年01月06日
公開日（公表日）： 1998年07月31日
要約：
【要約】【課題】 マザー積層体からブレークする際に、キャビティ側壁に欠損が生じない小形の多層回路基板を提供する。【解決手段】 多層回路基板10は、内部回路要素を介在させた状態で複数の絶縁性シートが積層されてなる積層体11を備える。積層体11の一方主面には、キャビティ12が形成される。また、積層体11の4つの側面の各々には、積層体11の上半分111と下半分112との境界面の位置に対応して段部13が形成される。すなわち、段部13により、高さh2の下半分112が高さh1の上半分111より飛び出すような形状になっている。さらに、積層体11の下半分112には、積層体11の外表面に露出する外部電極14が形成される。これら外部電極14は、内部回路要素に電気的に接続され、下半分112のみに形成される。
請求項（抜粋）：
内部回路要素を介在させた状態で複数の絶縁性シートが積層されてなり、対向する一方主面及び他方主面からなる両主面、該両主面を連結する側面及び前記一方主面に設けられるキャビティを有する積層体と、前記内部回路要素に電気的に接続され、かつ前記積層体の外表面に形成された外部電極とを備える多層回路基板であって、前記積層体の側面は、前記一方主面側の一方半部及び前記他方主面側の他方半部との境界に段部を有し、前記外部電極は、少なくとも前記他方半部に設けられ、かつ導電材が付与されたビアホールの少なくとも側部を露出させることによって形成されることを特徴とする多層回路基板。
IPC (3件)：
H05K 3/46
, H01L 23/12
, H05K 1/02
H05K 3/46 G
, H05K 1/02 G
, H01L 23/12 N
