特許
J-GLOBAL ID：200903079792401423

半導体装置のパターン配置方法

発明者：
川嶋 光一

川嶋 光一 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (2件)： 宮井 暎夫 ,  伊藤 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2003-274898
公開番号（公開出願番号）：特開2005-039072
出願日： 2003年07月15日
公開日（公表日）： 2005年02月10日
要約：
【課題】 素子間配線・ゲート電極もしくはトレンチ素子によって分離された活性領域等のライン状パターンを形成する際に、レジストパターンが崩れてしまうことを防止する。【解決手段】 半導体装置は、素子間配線・ゲート電極もしくはトレンチ素子によって分離された活性領域となるライン状パターンを有するシリコン基板を含む。これらのパターン間の分離領域内において、複数のダミーパターンが設置されている。そのダミーパターンのうち、前記素子間配線・ゲート電極もしくはトレンチ素子によって分離された活性領域に隣接して配置されるダミーパターンについて以下の方法のように設定する。第1の方法は、形状の異なるダミーパターンを上記分離領域に互いに隣接するように配置する。第2の方法は、ダミーパターンの幅とレジスト高さのアスペクト比が2以下になるパターンを上記分離領域に配置する。【選択図】 図2
請求項（抜粋）：
ライン状パターンを有する回路パターンを半導体装置に形成するための半導体装置のパターン形成工程において、前記ライン状パターンを分離する領域において少なくとも1個または2個以上のダミーパターンを配置することを特徴とするパターン配置方法。
IPC (5件)：
H01L21/822 ,  H01L21/3065 ,  H01L21/3205 ,  H01L21/82 ,  H01L27/04
FI (4件)：
H01L27/04 D ,  H01L21/88 S ,  H01L21/82 W ,  H01L21/302 105A
Fターム (28件)：
5F004BA14 ,  5F004DA16 ,  5F004DA18 ,  5F004DA23 ,  5F004DB07 ,  5F004DB08 ,  5F004DB09 ,  5F004EA01 ,  5F004EA21 ,  5F004EB02 ,  5F033QQ11 ,  5F033UU01 ,  5F033VV01 ,  5F038CA18 ,  5F038CD18 ,  5F038DF05 ,  5F038DF11 ,  5F038EZ15 ,  5F038EZ20 ,  5F064BB02 ,  5F064BB13 ,  5F064BB15 ,  5F064CC06 ,  5F064DD26 ,  5F064EE14 ,  5F064EE32 ,  5F064EE33 ,  5F064GG03
引用特許：
出願人引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM