演算処理装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：石田敬 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-020244
公開番号（公開出願番号）：特開2003-223359
出願日： 2002年01月29日
公開日（公表日）： 2003年08月08日
要約：

【要約】【課題】キャッシュメモリを備えた演算処理装置において、実行時情報に基づいてプリフェッチ命令を命令ストリーム中に挿入することにより、キャッシュ汚染等の問題を最小限に抑制しつつ効率的にプリフェッチを実行する。【解決手段】この演算処理装置は、予めメインメモリからキャッシュメモリへデータを転送するように指示するプリフェッチ命令を動的に命令列中に挿入して実行するものであり、キャッシュミスを起こす命令のうちプリフェッチ処理の対象とすべき命令を選択する手段と、プリフェッチ処理の対象とされた命令の実行時におけるメモリアクセスアドレスを予測する手段と、プリフェッチ処理の対象とされた命令に対応するプリフェッチ命令の命令列中への挿入位置を決定する手段と、予測されたメモリアクセスアドレスをオペランドに有するプリフェッチ命令を当該決定された挿入位置に挿入する手段と、を具備する。

請求項（抜粋）：

予めメインメモリからキャッシュメモリへデータを転送するように指示するプリフェッチ命令を動的に命令列中に挿入して実行する演算処理装置であって、キャッシュミスを起こす命令のうちプリフェッチ処理の対象とすべき命令を選択するプリフェッチ対象選択手段と、前記プリフェッチ対象選択手段によってプリフェッチ処理の対象とされた命令の実行時におけるメモリアクセスアドレスを予測するアドレス予測手段と、前記プリフェッチ対象選択手段によってプリフェッチ処理の対象とされた命令に対応するプリフェッチ命令の命令列中への挿入位置を決定するプリフェッチ命令挿入位置決定手段と、前記アドレス予測手段によって予測されたメモリアクセスアドレスをオペランドに有するプリフェッチ命令を、前記プリフェッチ命令挿入位置決定手段によって決定された挿入位置に、挿入するプリフェッチ命令挿入手段と、を具備する演算処理装置。

IPC (7件)：

G06F 12/08 505 , G06F 12/08 511 , G06F 12/08 543 , G06F 12/08 561 , G06F 9/30 350 , G06F 9/32 310 , G06F 9/38 310

FI (7件)：

G06F 12/08 505 C , G06F 12/08 511 B , G06F 12/08 543 B , G06F 12/08 561 , G06F 9/30 350 A , G06F 9/32 310 Z , G06F 9/38 310 X

Fターム (12件)：

5B005JJ13 , 5B005MM01 , 5B005NN22 , 5B005VV04 , 5B013AA01 , 5B013AA05 , 5B013AA20 , 5B033AA01 , 5B033AA04 , 5B033BE00 , 5B033CA11 , 5B033DB06

引用特許：

審査官引用 (5件)

長時間キャッシュ・ミスの影響を最小化するための適応方法及びシステム
公報種別：公開公報出願番号：特願平11-173706 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
情報処理装置
公報種別：公開公報出願番号：特願2001-014473 出願人：日本電気株式会社
キャッシュ予測プリロード装置、マイクロコンピュータ及び電子機器
公報種別：公開公報出願番号：特願平11-314917 出願人：セイコーエプソン株式会社

全件表示

前のページに戻る