特許
J-GLOBAL ID：200903080018801522

実装検査システム

発明者：
尾尻 博文

尾尻 博文 について

, 
安本 隆

安本 隆 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平9-352713
公開番号（公開出願番号）：特開平11-087003
出願日： 1997年12月22日
公開日（公表日）： 1999年03月30日
要約：
【要約】【課題】 BGA/CSP型電子部品の実装状態を検査する実装検査システムにおいて、短時間で且つ低コストで検査を行うことができるようにする。【解決手段】 BGA/CSP型電子部品1において、半田パッド2aと半田パッド2bとを内部パターン配線3aにより接続すると共に半田パッド2cと半田パッド2dとを内部パターン配線3bにより接続し、又プリント配線基板4において、半田パッド2a,2b,2c,2dに対応する接続パッド5a,5b,5c,5dからそれぞれパターン配線6a,6b,6c,6dを延ばしてテストランド7a,7b,7c,7dを形成し、且つ接続パッド5bと接続パッド5dとをパターン配線6iにより接続することにより、実装後において、テストランド7aとテストランド7cとの間の導通状態をチェックすることによってBGA/CSP型電子部品1とプリント配線基板4との接続状態を確認することができる。
請求項（抜粋）：
基板と対向する面に複数の半田パッドを有する電子部品が、それぞれの半田パッドに対応する複数の接続パッドを有する基板に実装された製品の実装状態を検査する実装検査システムにおいて、上記半田パッドが接続される少なくとも2つの接続パッドからパターン配線を延ばし、実装後の電子部品によって覆われない基板上の位置にテストランドを形成する一方、上記電子部品の内部パターン配線と上記基板のパターン配線とを用いて、一方のテストランドから上記電子部品の内部パターン配線と上記基板のパターン配線とを通じて他方のテストランドに達する電気経路を形成し、上記電子部品の実装後において、上記テストランド間の電気的接続状態を検査することによって上記電子部品の実装状態を検査することを特徴とする実装検査システム。
IPC (4件)：
H01R 33/76 ,  G01R 31/02 ,  H01R 9/09 ,  H05K 3/34 512
FI (4件)：
H01R 33/76 ,  G01R 31/02 ,  H01R 9/09 ,  H05K 3/34 512 A
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM