特許
J-GLOBAL ID：200903080151224694
クロックデータリカバリ回路
発明者：
出願人/特許権者：
代理人 (2件)：
河宮 治
, 石野 正弘
公報種別：公開公報
出願番号（国際出願番号）：特願2003-320255
公開番号（公開出願番号）：特開2005-086789
出願日： 2003年09月11日
公開日（公表日）： 2005年03月31日
要約：
【課題】 データ抽出用のPLLが同期したときに位相比較器、周波数比較器及びチャージポンプに流れる電流をそれぞれゼロに抑え、同期時のジッタ特性を改善することができ、電圧制御発振器が生成するクロックの周波数をデータ転送レートよりも低く設定できるクロックデータリカバリ回路を得る。【解決手段】 第1のエッジ検出回路15からのデータエッジ検出信号DATATWと対応する第2のエッジ検出回路ED1〜ED4からのクロックエッジ検出信号CLK1TW〜CLK4TWとを用いて、AND回路AN1〜AN4で生成した各イネーブル信号PFD1EN〜PFD4ENによって、データ信号DATAの立ち上がり検出時に、各位相周波数比較回路PFD1〜PFD4の選択された1つの位相周波数比較回路で、第1の遅延回路16及び対応する第2の遅延回路からの各クロック信号に対する位相比較動作を行うようにした。【選択図】 図2
請求項（抜粋）：
シリアル伝送されたデータ信号からデータを抽出するためのクロック信号を生成して出力するデータ抽出用PLL回路を備えたクロックデータリカバリ回路において、
前記データ抽出用PLL回路は、
入力された信号を平滑して出力する平滑回路部と、
該平滑回路部で平滑された信号によって発振動作が制御され、位相の異なる所定の各帰還クロック信号をそれぞれ生成して出力する電圧制御発振回路部と、
前記データ信号をシリアル伝送レート未満の時間遅延させた信号と、対応する前記各帰還クロック信号をそれぞれシリアル伝送レート未満の時間遅延させた各信号との位相比較をそれぞれ行う複数の位相比較回路部と、
該各位相比較回路部の比較結果に応じた電圧を生成して前記平滑回路部に出力する電圧制御回路部と、
前記データ信号の所定の信号レベルへの変化の検出を行い、該変化を検出すると所定のパルスからなるデータエッジ検出信号を生成して出力するデータエッジ検出回路部と、
前記各帰還クロック信号の所定の信号レベルへの変化の検出を行い、該変化を検出すると所定のパルスからなる各クロックエッジ検出信号を生成して出力するクロックエッジ検出回路部と、
前記データエッジ検出信号と各クロックエッジ検出信号から、対応する前記位相比較回路部の動作制御を行う動作制御回路部と、
を備え、
前記動作制御回路部は、データ信号が所定の信号レベルに変化したときに、所定の信号レベルに変化した帰還クロック信号に対応する位相比較回路部に対して、位相比較動作を行わせることを特徴とするクロックデータリカバリ回路。
IPC (3件)：
H04L7/033
, H03L7/08
, H03L7/087
H04L7/02 B
, H03L7/08 P
, H03L7/08 M
5J106AA04
, 5J106BB02
, 5J106CC01
, 5J106CC30
, 5J106CC58
, 5J106DD32
, 5J106DD43
, 5J106EE01
, 5J106KK25
, 5K047AA03
, 5K047GG08
, 5K047GG09
, 5K047GG11
, 5K047GG22
, 5K047GG24
, 5K047MM00
, 5K047MM36
, 5K047MM46
, 5K047MM50
, 5K047MM60
, 5K047MM63
