特許
J-GLOBAL ID:200903080249789355
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外5名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-156484
公開番号(公開出願番号):特開2001-338928
出願日: 2000年05月26日
公開日(公表日): 2001年12月07日
要約:
【要約】【課題】 高電流増幅率の半導体装置及びその製造方法を提供する。【解決手段】 n型Si基板1と、このSi基板上に積層形成されたn型Si膜2と、このSi膜上に積層形成されたp型SiGe膜3と、このSiGe膜の上に積層形成されたp型Si膜4と、このSi膜の上に積層形成されたn型Si膜5と、前記n型Si膜の一部を欠落させるか、又は前記n型Si膜の一部の導電型をp型に反転させ、その欠落または反転させた部分に金属端子を接合することにより形成されたベース電極11と、前記n型Si膜に金属端子を接合することにより形成されたエミッタ電極12と、前記n型Si基板の裏面側に金属端子を接合することにより形成されたコレクタ電極10とを具備する。
請求項(抜粋):
第一導電型のSi基板と、このSi基板上に積層形成された第一導電型のSi膜と、このSi膜上に積層形成された第二導電型のSiGe膜と、このSiGe膜の上に積層形成された第二導電型のSi膜と、このSi膜の上にさらに積層形成された第一導電型のSi膜と、前記第一導電型Si膜の一部を欠落させるか、又は前記第一導電型Si膜の一部の導電型を第二導電型に反転させ、その欠落または反転させた部分に金属端子を接合することにより形成された第1の電極と、前記第一導電型Si膜に金属端子を接合することにより形成された第2の電極と、前記第一導電型Si基板の裏面側に金属端子を接合することにより形成された第3の電極と、を具備することを特徴とする半導体装置。
IPC (4件):
H01L 21/331
, H01L 29/73
, H01L 29/165
, H01L 29/41
FI (3件):
H01L 29/165
, H01L 29/72
, H01L 29/44 C
Fターム (23件):
4M104AA01
, 4M104AA07
, 4M104CC01
, 4M104DD06
, 4M104DD26
, 5F003AP00
, 5F003BA06
, 5F003BA92
, 5F003BB00
, 5F003BB01
, 5F003BB02
, 5F003BB04
, 5F003BB08
, 5F003BC08
, 5F003BE01
, 5F003BE02
, 5F003BE90
, 5F003BF06
, 5F003BH18
, 5F003BM01
, 5F003BP08
, 5F003BP31
, 5F003BP41
引用特許:
出願人引用 (7件)
-
特開平2-091948
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平4-007189
出願人:日本電気株式会社
-
特開平3-241867
全件表示
審査官引用 (10件)
-
特開平2-091948
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平4-007189
出願人:日本電気株式会社
-
特開平3-241867
全件表示
前のページに戻る