特許

J-GLOBAL ID：200903080295761767

半導体装置およびその製造方法

発明者： 堤 聡明
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2006-219262
公開番号（公開出願番号）：特開2008-047586
出願日： 2006年08月11日
公開日（公表日）： 2008年02月28日
要約：

【課題】接触抵抗を低減できる半導体装置およびその製造方法を提供する。【解決手段】NMIS領域130におけるN型ソースドレイン領域8は、比較的に高濃度のN型不純物を含んでおり、シリサイド26と電気的に接続されている。また、PMIS領域140におけるSiGex領域24は、比較的に高濃度のP型不純物を含んでおり、シリサイド26と電気的に接続されている。NMIS領域130において形成されるシリサイド26とN型シリコンとのバリアハイトはNiシリサイドとN型シリコンとのバリアハイトより低い。【選択図】図1

請求項（抜粋）：

P型MISトランジスタが配置されたPMIS領域およびN型MISトランジスタが配置されたNMIS領域を同一のシリコン基板上に有する半導体装置であって、 前記PMIS領域に配置されたP型ソースドレイン領域と、 前記NMIS領域に配置されたN型ソースドレイン領域と、 前記P型ソースドレイン領域および前記N型ソースドレイン領域にそれぞれ電気的に接しNiおよび所定の金属を含むシリサイドと を備え、 前記所定の金属のシリサイドとN型シリコンとのバリアハイトはNiのシリサイドとN型シリコンとのバリアハイトより低く、前記P型ソースドレイン領域はGeを含む 半導体装置。

IPC (5件)：

H01L 21/823 ,  H01L 27/092 ,  H01L 21/28 ,  H01L 29/78 ,  H01L 21/336

FI (5件)：

H01L27/08 321F ,  H01L21/28 301S ,  H01L27/08 321E ,  H01L29/78 301S ,  H01L29/78 301P

Fターム (68件)：

4M104AA01 ,  4M104AA03 ,  4M104BB01 ,  4M104BB21 ,  4M104CC01 ,  4M104DD26 ,  4M104DD28 ,  4M104DD79 ,  4M104DD80 ,  4M104DD91 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH15 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BC01 ,  5F048BC06 ,  5F048BC15 ,  5F048BC18 ,  5F048BC20 ,  5F048BF06 ,  5F048BF16 ,  5F048BF17 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F140AA10 ,  5F140AA30 ,  5F140AA39 ,  5F140AB03 ,  5F140AC01 ,  5F140BD09 ,  5F140BD11 ,  5F140BF04 ,  5F140BF11 ,  5F140BF19 ,  5F140BG08 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG28 ,  5F140BG30 ,  5F140BG34 ,  5F140BG44 ,  5F140BG45 ,  5F140BG56 ,  5F140BH14 ,  5F140BH22 ,  5F140BH27 ,  5F140BJ09 ,  5F140BK02 ,  5F140BK09 ,  5F140BK13 ,  5F140BK18 ,  5F140BK22 ,  5F140BK29 ,  5F140BK34 ,  5F140BK38 ,  5F140BK39 ,  5F140CF04

引用特許：

出願人引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2003-360091   出願人：富士通株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2003-155440   出願人：株式会社半導体先端テクノロジーズ