特許
J-GLOBAL ID：200903099711186761

半導体装置

発明者：
工藤 寛

工藤 寛 について

, 
三島 康由

三島 康由 について

, 
長沼 順子

長沼 順子 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 高橋 敬四郎 ,  来山 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-360091
公開番号（公開出願番号）：特開2005-129551
出願日： 2003年10月21日
公開日（公表日）： 2005年05月19日
要約：
【課題】 適切な仕事関数のシリサイドゲート電極を有する半導体装置を提供する。【解決手段】 半導体装置は、p型活性領域とn型活性領域とを有するシリコン基板と、前記活性領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、(Ni+Si)に対するNiの比Ni/(Ni+Si)が40at%-60at%である(Ni+Si)を母体とし、p型活性領域上方ではSiに対するn型不純物を含み、n型活性領域上方ではSiに対するp型不純物を含むゲート電極と、前記ゲート電極側方において,前記p型活性領域中に形成されたn型ソース/ドレイン領域と、前記n型活性領域中に形成されたp型ソース/ドレイン領域と、を有する。【選択図】 図1
請求項（抜粋）：
n型活性領域を有するシリコン基板と、 前記活性領域上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成され、(Ni+Si)に対するNiの比Ni/(Ni+Si)が40at%-70at%である(Ni+Si)を母体とし、さらにSiに対するp型不純物を含むゲート電極と、 前記ゲート電極側方において,前記n型活性領域中に形成されたp型ソース/ドレイン領域と、 を有する半導体装置。
IPC (6件)：
H01L29/78 ,  H01L21/28 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/423 ,  H01L29/49
FI (4件)：
H01L29/78 301G ,  H01L21/28 301S ,  H01L29/58 G ,  H01L27/08 321D
Fターム (73件)：
4M104AA01 ,  4M104BB02 ,  4M104BB14 ,  4M104BB18 ,  4M104BB21 ,  4M104BB30 ,  4M104BB38 ,  4M104BB40 ,  4M104CC05 ,  4M104DD02 ,  4M104DD55 ,  4M104DD78 ,  4M104DD81 ,  4M104DD83 ,  4M104DD84 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB09 ,  5F048BB14 ,  5F048BC05 ,  5F048BE03 ,  5F048BF07 ,  5F048BF16 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F140AA01 ,  5F140AB03 ,  5F140AC01 ,  5F140AC39 ,  5F140BA01 ,  5F140BE07 ,  5F140BF01 ,  5F140BF05 ,  5F140BF08 ,  5F140BF38 ,  5F140BG04 ,  5F140BG08 ,  5F140BG12 ,  5F140BG14 ,  5F140BG28 ,  5F140BG30 ,  5F140BG32 ,  5F140BG33 ,  5F140BG34 ,  5F140BG36 ,  5F140BG37 ,  5F140BG39 ,  5F140BG43 ,  5F140BG44 ,  5F140BG46 ,  5F140BG51 ,  5F140BG52 ,  5F140BG53 ,  5F140BG54 ,  5F140BH14 ,  5F140BJ07 ,  5F140BJ10 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK25 ,  5F140CB04 ,  5F140CB08 ,  5F140CE08 ,  5F140CE16
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM