特許
J-GLOBAL ID：200903004435493476

半導体装置およびその製造方法

発明者：
佐々木 隆興

佐々木 隆興 について

, 
前田 毅

前田 毅 について


出願人/特許権者：
株式会社半導体先端テクノロジーズ

株式会社半導体先端テクノロジーズ について


代理人 (3件)： 高田 守 ,  高橋 英樹 ,  大阿久 敦子
公報種別：公開公報
出願番号（国際出願番号）：特願2003-155440
公開番号（公開出願番号）：特開2004-356576
出願日： 2003年05月30日
公開日（公表日）： 2004年12月16日
要約：
【課題】ゲート電極とエクステンション領域との間隔を大きくして、電気的特性に優れた半導体装置およびその製造方法を提供する。また、下地の半導体基板にダメージを与えることなしに高誘電率絶縁膜をエッチングすることのできる半導体装置の製造方法を提供する。【解決手段】ゲート電極8を形成する際のドライエッチングによって、高誘電率絶縁膜7をダメージ層に変え、このダメージ層をウェットエッチングによって除去する。また、ゲート電極8を形成する工程において、ゲート電極8の側壁部方向へのエッチングを行うことによって、その幅方向の寸法W2を高誘電率絶縁膜7の幅方向の寸法W1より小さくする。W1とW2との差は5nm〜60nmの範囲内にあることが好ましい。【選択図】 図1
請求項（抜粋）：
半導体基板の上に形成されたシリコンを含む酸化膜と、 前記シリコンを含む酸化膜の上に形成された高誘電率絶縁膜と、 前記高誘電率絶縁膜の上に形成されたゲート電極とを有する半導体装置であって、 前記高誘電率絶縁膜の幅方向の寸法が前記ゲート電極の幅方向の寸法より大きいことを特徴とする半導体装置。
IPC (4件)：
H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L29/49
FI (3件)：
H01L29/78 301G ,  H01L29/58 G ,  H01L29/78 301L
Fターム (46件)：
4M104AA01 ,  4M104BB01 ,  4M104DD09 ,  4M104DD15 ,  4M104DD65 ,  4M104DD71 ,  4M104EE03 ,  4M104EE15 ,  4M104EE16 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F140AA06 ,  5F140AA24 ,  5F140AA26 ,  5F140AA39 ,  5F140BA01 ,  5F140BD01 ,  5F140BD05 ,  5F140BD09 ,  5F140BD11 ,  5F140BD12 ,  5F140BD18 ,  5F140BE07 ,  5F140BE09 ,  5F140BE13 ,  5F140BE14 ,  5F140BF01 ,  5F140BF04 ,  5F140BF34 ,  5F140BG08 ,  5F140BG28 ,  5F140BG38 ,  5F140BG39 ,  5F140BG45 ,  5F140BG58 ,  5F140BH14 ,  5F140BH18 ,  5F140BH35 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK22 ,  5F140BK25 ,  5F140CB04 ,  5F140CB08
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM