特許

J-GLOBAL ID：200903080555858328

半導体記憶装置

発明者： 杉林 直彦 ,  宇津木 智 ,  成竹 功夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平6-259590
公開番号（公開出願番号）：特開平8-102529
出願日： 1994年09月30日
公開日（公表日）： 1996年04月16日
要約：

【要約】【目的】2重ワード線構成の大容量低消費電流のDRAMにおいてメインワード線対間、サブワード線とビット線間の短絡による短絡電流の発生を抑止し、収率を高めコストを削減する。【構成】2重ワード線構成を有し、相補型メインワード線対を有するDRAMにおいて、メインワード線デコーダ内にあるヒューズを設け、メインワード線対間にショート等の電流不良があった場合、ヒューズを切断し、待機時にはメインワード線対を同電位として、短絡電流を防ぎ、消費電流の増大を抑止する。

請求項（抜粋）：

メインワード線とサブワード線から成る2重ワード線構成を有し、前記メインワード線が相補型のメインワード線対から成る半導体記憶装置において、待機時に、前記メインワード線対を同電位にする回路手段を備えたことを特徴とする半導体記憶装置。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/407 ,  H01L 21/66 ,  H01L 21/82

FI (4件)：

H01L 27/10 681 A ,  G11C 11/34 354 D ,  H01L 21/82 F ,  H01L 27/10 681 F

引用特許：

審査官引用 (4件)

• 特開平4-155692
  
• 半導体メモリ装置
  公報種別：公開公報   出願番号：特願平4-000038   出願人：日本電気株式会社
• 特開昭59-185100
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-041166   出願人：三菱電機株式会社