半導体集積回路装置

発明者：
出願人/特許権者：
代理人 (1件)：山本秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2000-225976
公開番号（公開出願番号）：特開2002-042474
出願日： 2000年07月26日
公開日（公表日）： 2002年02月08日
要約：

【要約】【課題】チップ数と同数のチップ選択信号端子を設けることなく、チップ固有のチップアドレスデータを容易に内蔵することができて、省面積化およびコンパクト化の他、製造期間の短縮化や製造コストの削減を図る。【解決手段】外部端子21とアドレス入力パッド対のパッド31a,31bの何れかとのワイヤボンディング接続、・・外部端子28とアドレス入力パッド対のパッド38a,38bの何れかとのワイヤボンディング接続を半導体メモリチップ毎に異ならしめて半導体メモリチップ固有のチップアドレスを形成し、このチップアドレスと、各外部端子21〜28から入力したアドレス信号A1〜A8とが一致した半導体メモリチップを選択するべく、チップアクティブ用のチップ選択信号CEiを出力する。

請求項（抜粋）：

入力チップアドレス信号により、複数個実装した半導体チップから任意の半導体チップを選択する半導体集積回路装置において、一または複数個のチップアドレス入力端子毎に、半導体チップ上に設けられた一対の第1および第2接続部を設け、該一対の第1および第2接続部の何れかと、これに対応したチップアドレス入力端子との電気的接続に応じて半導体チップ固有のチップアドレスを選択的に設定可能とし、該入力チップアドレス信号と、該電気的接続に応じた半導体チップ固有のチップアドレスとを照合するチップアドレス設定照合手段を該半導体チップ毎に設けた半導体集積回路装置。

IPC (2件)：

G11C 11/41 , G11C 8/00 312

FI (2件)：

G11C 8/00 312 , G11C 11/34 301 F

Fターム (3件)：

5B015JJ31 , 5B015JJ37 , 5B015PP02

引用特許：

審査官引用 (4件)

半導体記憶装置
公報種別：公開公報出願番号：特願平8-226723 出願人：三菱電機株式会社
特開昭61-296592
特開昭61-296592

全件表示

前のページに戻る