特許
J-GLOBAL ID：200903080596993671
MIS電界効果半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-042179
公開番号（公開出願番号）：特開平7-249771
出願日： 1994年03月14日
公開日（公表日）： 1995年09月26日
要約：
【要約】【目的】 MIS電界効果半導体装置の製造方法に関し、ゲート電極長を短くする以外に実質的にチャネル長を短くすることを可能にして短チャネル化の限界を打破しようとする。【構成】 支持側シリコン半導体基板21A並びに活性層側p型シリコン半導体基板21B中に埋め込まれた状態にある絶縁膜22上の活性層側p型シリコン半導体基板21Bにゲート電極24を形成し、そのゲート電極24をマスクにして不純物イオンの打ち込みを行って表面から埋め込み絶縁膜22に達するn型ソース領域25並びにn型ドレイン領域26を形成し、その後、熱処理を行ってn型ソース領域25及びn型ドレイン領域26をチャネル方向へ拡散延伸し、マスクとして用いたゲート電極24に依る制限を越えてチャネル長を短縮する。
請求項（抜粋）：
半導体中に埋め込まれた絶縁膜上の薄膜半導体活性層上にゲート電極を形成する工程と、次いで、ゲート電極をマスクとし不純物イオンの打ち込みを行って表面から前記埋め込み絶縁膜に達するソース領域及びドレイン領域を形成する工程と、次いで、熱処理を行って前記ソース領域及びドレイン領域をチャネル方向へ拡散延伸してチャネル長を短縮する工程とが含まれてなることを特徴とするMIS電界効果半導体装置の製造方法。
IPC (2件)：
H01L 29/786
, H01L 21/336
