特許
J-GLOBAL ID:200903080635081090
不揮発性半導体記憶装置及びその書き込み方法
発明者:
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-039972
公開番号(公開出願番号):特開2001-230391
出願日: 2000年02月17日
公開日(公表日): 2001年08月24日
要約:
【要約】【課題】 誤書き込みを生じる恐れがなく、かつ、ページ単位での書き換えが可能なNAND型不揮発性半導体記憶装置を提供する。【解決手段】 本発明の不揮発性半導体記憶装置は、選択されたブロックのメモリセルの制御ゲート電圧を0Vに設定し、NAND型メモリセルが形成されるPウエルに、消去電圧よりも低い所定の電圧を印加するチャネル電子排出動作を実行した後、通常のトンネル電流による書き込みを行う手段を具備することを主な特徴とする。このようにすれば、選択メモリセルへの誤書き込みを防止するための中間電圧の値を読み出し電圧に等しい低い値に設定することができるので、誤書き込みの恐れがなく、また、ページ単位での書き換えが可能なNAND型不揮発性半導体記憶装置を提供することができる。
請求項(抜粋):
第1導電型の第1の半導体領域内に第2導電型の第2の半導体領域を形成し、この第2の半導体領域の表面上に、電気的に書き換え可能な複数の不揮発性メモリセルを直列に接続したNAND束からなるマトリックス状の配列を備える不揮発性半導体記憶装置の記憶データの書き込み方法において、前記NAND束の全てのメモリセルの制御ゲートに第1の電圧を設定し、少なくとも前記第2の半導体領域に前記第1の電圧よりも高い第2の電圧を印加することにより、前記メモリセルのチャンネル内の電子を排出する第1のステップと、引き続き前記NAND束内の選択されたメモリセルの制御ゲートに前記第2の電圧よりも高い第3の電圧を印加することにより、前記メモリセルに記憶データを書き込む第2のステップと、を備えることを特徴とする不揮発性半導体記憶装置の書き込み方法。
IPC (6件):
H01L 27/115
, G11C 16/04
, G11C 16/06
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (5件):
H01L 27/10 434
, G11C 17/00 621 A
, G11C 17/00 622 E
, G11C 17/00 634 F
, H01L 29/78 371
Fターム (34件):
5B025AA03
, 5B025AB01
, 5B025AC01
, 5B025AD01
, 5B025AD02
, 5B025AD03
, 5B025AD04
, 5B025AD08
, 5B025AE08
, 5F001AA01
, 5F001AB02
, 5F001AB08
, 5F001AD53
, 5F001AE02
, 5F001AE03
, 5F001AE08
, 5F001AF07
, 5F083EP02
, 5F083EP22
, 5F083EP76
, 5F083ER22
, 5F083GA15
, 5F083KA05
, 5F083LA05
, 5F083LA12
, 5F083LA20
, 5F101BA01
, 5F101BB02
, 5F101BB05
, 5F101BD34
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BF03
引用特許:
出願人引用 (2件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平9-020467
出願人:株式会社東芝
-
不揮発性半導体記憶装置
公報種別:公開公報
出願番号:特願平6-150106
出願人:株式会社東芝
前のページに戻る