特許
J-GLOBAL ID:200903080801418600
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
松隈 秀盛
公報種別:公開公報
出願番号(国際出願番号):特願平6-196990
公開番号(公開出願番号):特開平8-064704
出願日: 1994年08月22日
公開日(公表日): 1996年03月08日
要約:
【要約】【目的】 例えば半導体メモリ、即ちフラッシュメモリのコントロールゲート絶縁膜の耐圧向上を図る。【構成】 半導体基板31上にゲート絶縁膜37を介してフローティングゲート電極38が形成され、この上にゲート絶縁膜39を介してコントロールゲート電極40を形成してなるフラッシュROMにおいて、フローティングゲート電極38をゲート長Lgの1/10以上の大きさの結晶粒径を有する多結晶半導体層、又は表面凹凸がフローティングゲート電極の膜厚の1/10以下である多結晶半導体層で形成する。
請求項(抜粋):
半導体基体上にゲート絶縁膜を介して第1のゲート電極が形成され、該第1のゲート電極上に絶縁膜を介して第2の電極が重ねられてなる半導体装置において、前記第1のゲート電極がゲート長の1/10以上の大きさの結晶粒径を有する多結晶半導体層で形成されて成ることを特徴とする半導体装置。
IPC (4件):
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
FI (2件):
H01L 29/78 371
, H01L 27/10 434
引用特許: