特許
J-GLOBAL ID:200903080865842758

スイッチング電源装置

発明者:
出願人/特許権者:
代理人 (1件): 阿部 美次郎
公報種別:公開公報
出願番号(国際出願番号):特願2001-126263
公開番号(公開出願番号):特開2002-325441
出願日: 2001年04月24日
公開日(公表日): 2002年11月08日
要約:
【要約】【課題】入力側のスイッチング素子のターンオン・ターンオフ時の短絡電流を抑制した同期整流方式のスイッチング電源装置を提供する。【解決手段】同期整流素子31は、スイッチング素子11のオフ期間に導通する。駆動パルス発生回路51は第1の駆動パルスS1と、第2の駆動パルスS2とを発生する。第1の駆動パルスS1はオンタイミング遅延回路55を介してスイッチング素子11の制御電極に供給される。第2の駆動パルスS2はオン阻止回路56を介して同期整流素子31の制御電極に供給される。オンタイミング遅延回路55はインダクタンスを含む。オン阻止回路56は同期整流素子31の主電極間の電圧を検出し、検出電圧が所定値以下になるまで同期整流素子31の導通を阻止する。
請求項(抜粋):
電力変換回路と、出力整流平滑回路と、制御回路とを含むスイッチング電源装置であって、前記電力変換回路は、制御電極を備えたスイッチング素子を含み、入力される直流電圧を断続してスイッチング出力を前記出力整流平滑回路に供給し、前記出力整流平滑回路は、同期整流素子と、出力平滑コンデンサとを含み、前記スイッチング出力を整流平滑して出力し、前記同期整流素子は、制御電極を備え、前記スイッチング素子のオフ期間に導通し、前記制御回路は、駆動パルス発生回路と、オンタイミング遅延回路と、オン阻止回路とを含み、前記駆動パルス発生回路は、第1の駆動パルスと、第2の駆動パルスとを発生し、前記第1の駆動パルスは、前記オンタイミング遅延回路を介して前記スイッチング素子の制御電極に供給され、前記第2の駆動パルスは、前記オン阻止回路を介して前記同期整流素子の制御電極に供給され、前記オンタイミング遅延回路は、インダクタンスを含み、前記オン阻止回路は、前記同期整流素子の主電極間の電圧を検出し、検出電圧が所定値以下になるまで前記同期整流素子の導通を阻止するスイッチング電源装置。
IPC (3件):
H02M 3/28 ,  H02M 3/155 ,  H02M 7/21
FI (3件):
H02M 3/28 H ,  H02M 3/155 H ,  H02M 7/21 A
Fターム (21件):
5H006AA01 ,  5H006CA02 ,  5H006CB07 ,  5H006DC05 ,  5H730AS01 ,  5H730AS04 ,  5H730AS05 ,  5H730BB13 ,  5H730BB14 ,  5H730BB23 ,  5H730BB43 ,  5H730BB57 ,  5H730DD04 ,  5H730EE02 ,  5H730EE07 ,  5H730EE08 ,  5H730EE10 ,  5H730EE13 ,  5H730EE19 ,  5H730FD26 ,  5H730FG05
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る