特許
J-GLOBAL ID：200903080868143680
処理装置
発明者：
,
出願人/特許権者：
代理人 (2件)：
寺山 啓進
, 三好 広之
公報種別：公開公報
出願番号（国際出願番号）：特願2005-073607
公開番号（公開出願番号）：特開2006-099719
出願日： 2005年03月15日
公開日（公表日）： 2006年04月13日
要約：
【課題】 複数のリコンフィギュラブル回路を備えた処理装置を提供する。【解決手段】 本発明の処理装置100は、機能の変更が可能なリコンフィギュラブル回路12を有する複数のリコンフィギュラブルユニット10を備える。リコンフィギュラブルユニット10は、他のリコンフィギュラブルユニットから出力されたデータを記憶するRAM64と、RAMの動作制御を実行する制御部とを有し、RAMは、制御部による指示に基づいて、他のリコンフィギュラブルユニットから出力されたデータの中から、自身のリコンフィギュラブル回路において必要な有効データの書込を実行する。RAMは、他のリコンフィギュラブルユニットからの出力を時分割に書き込む。【選択図】図4
請求項（抜粋）：
機能の変更が可能なリコンフィギュラブル回路を有する複数のリコンフィギュラブルユニットを備えた処理装置であって、
前記複数のリコンフィギュラブルユニットは、
他のリコンフィギュラブルユニットから出力されたデータを記憶する第1記憶部と、
前記第1記憶部の動作制御を実行する制御部とを有しており、
前記第1記憶部は、前記制御部による指示に基づいて、前記他のリコンフィギュラブルユニットから出力されたデータの中から、自身のリコンフィギュラブル回路において必要な有効データの書込を実行することを特徴とする処理装置。
IPC (3件)：
G06F 9/38
, H03K 19/177
, G06F 7/00
G06F9/38 370A
, H03K19/177
, G06F7/00 E
5B013DD01
, 5B013DD04
, 5B022AA07
, 5B022CA03
, 5B022CA09
, 5B022DA02
, 5B022FA01
, 5J042BA09
, 5J042CA16
, 5J042CA20
, 5J042DA03
