特許

J-GLOBAL ID：200903081084706863

半導体装置とその製造方法

発明者： 小野田 道広
出願人/特許権者： 富士通株式会社
代理人 (2件)： 高橋 敬四郎 ,  来山 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願2005-002722
公開番号（公開出願番号）：特開2006-190889
出願日： 2005年01月07日
公開日（公表日）： 2006年07月20日
要約：

【課題】 リーク電流をより多く抑制できるMIM容量素子を有する半導体装置とその製造方法を提供する。【解決手段】 半導体装置は、半導体基板と、前記半導体基板に形成された複数の半導体素子と、第1の金属層を用いて、前記半導体基板上方に形成された金属配線と、前記第1の金属層を用いて、前記半導体基板上方に形成された下部電極と、前記下部電極上に、前記下部電極周縁から引き下がった形状で形成された誘電体膜と、前記誘電体膜体膜上に、前記誘電体膜周縁から引き下がった形状で形成された上部電極と、を有し、前記下部電極、誘電体膜、上部電極がMIM容量素子を構成する。 【選択図】 図1

請求項（抜粋）：

半導体基板と、 前記半導体基板に形成された複数の半導体素子と、 第1の金属層を用いて、前記半導体基板上方に形成された金属配線と、 前記第1の金属層を用いて、前記半導体基板上方に形成された下部電極と、 前記下部電極上に、前記下部電極周縁から引き下がった形状で形成された誘電体膜と、 前記誘電体膜体膜上に、前記誘電体膜周縁から引き下がった形状で形成された上部電極と、 を有し、前記下部電極、誘電体膜、上部電極がMIM容量素子を構成する半導体装置。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/06 ,  H01L 21/823 ,  H01L 27/146 ,  H01L 21/320

FI (4件)：

H01L27/04 C ,  H01L27/06 102A ,  H01L27/14 A ,  H01L21/88 B

Fターム (53件)：

4M118AB01 ,  4M118BA14 ,  4M118CA02 ,  4M118FA06 ,  4M118FA33 ,  5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK09 ,  5F033KK11 ,  5F033KK18 ,  5F033KK25 ,  5F033KK33 ,  5F033MM01 ,  5F033MM08 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ04 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033VV10 ,  5F038AC04 ,  5F038AC05 ,  5F038AC09 ,  5F038AC15 ,  5F038AC17 ,  5F038AV06 ,  5F038CA10 ,  5F038DF01 ,  5F038EZ11 ,  5F038EZ14 ,  5F038EZ20 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BF11 ,  5F048BF12 ,  5F048BF16 ,  5F048BG13 ,  5F048CB02 ,  5F048CB03 ,  5F048CB04 ,  5F048DA23

引用特許：

出願人引用 (2件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2001-162122   出願人：三菱電機株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2002-122592   出願人：三菱電機株式会社