半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：伊藤洋二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-122414
公開番号（公開出願番号）：特開平10-313064
出願日： 1997年05月13日
公開日（公表日）： 1998年11月24日
要約：

【要約】【課題】 LDMOSにおいて、耐圧を低下させることなく、サージ耐量を大きくする。【解決手段】セル領域1にはソースセル2とドレインセル3とが交互に配置されており、セル領域1の外周をソースセル2にて全て終端させるようにした。このことにより、ドレインからサージが入った場合に、サージ電流をセル領域1の内部で分散させることができ、サージ耐量を大きくすることができる。

請求項（抜粋）：

第1導電型半導体層(12)内に第2導電型ウェル層(13)が形成されており、この第2導電型ウェル層(13)に、第1導電型チャネルウェル層(15)を有するソースセル(2)と、前記第2導電型ウェル層(13)をドリフト領域とするドレインセル(3)とが交互に配置形成されたセル領域(1)を有してなる半導体装置において、前記セル領域(1)の外周が前記ソースセル(2)で全て終端していることを特徴とする半導体装置。

IPC (3件)：

H01L 21/8234 , H01L 27/088 , H01L 29/78

FI (4件)：

H01L 27/08 102 A , H01L 29/78 301 W , H01L 29/78 652 F , H01L 29/78 656 F

引用特許：

審査官引用 (5件)

特開平3-257969
半導体装置
公報種別：公開公報出願番号：特願平6-049635 出願人：日本電装株式会社
特開昭62-242364

全件表示

前のページに戻る