特許
J-GLOBAL ID：200903081141181381

ラテラル・バイポーラ・トランジスタとその製造方法

発明者：
アーマント、プルッムブーム

アーマント、プルッムブーム について

, 
デビッド、エム.ジミード

デビッド、エム.ジミード について

, 
ラインハート、ブロック

ラインハート、ブロック について


出願人/特許権者：
コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ

コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ について


代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-570839
公開番号（公開出願番号）：特表2003-524875
出願日： 1999年09月09日
公開日（公表日）： 2003年08月19日
要約：
【要約】高い初期電圧を犠牲にすることなく高い電流利得と高い周波数能力を維持する集積回路のためのラテラル・バイポーラ・トランジスタが提供される。より詳しくは、バイポーラ・デバイスとCMOSデバイスの両方を有する集積回路上にラテラル・バイポーラ・トランジスタが形成される。このラテラル・バイポーラ・トランジスタは二重CMOS方法に基づいて形成され、また、垂直バイポーラ・デバイスがもし同じエリアに設けられるとすれば、この垂直バイポーラ・デバイスの形成に関する付加的な工程なしに形成される。とりわけ、Pウエル構造(18)が、初期電圧と電流利得との積の著しい増大に影響することが分かっているLPNPのコレクタ領域内に設けられる集積回路を提供する。
請求項（抜粋）：
ラテラル・バイポーラ・トランジスタを有する集積回路であって、 第1導電型の基板と、 前記第1導電型と逆である、前記基板上の第2導電型の活性べース領域と、 前記活性ベース領域内に配備され、活性ベース領域の介在領域と横方向に結合する第1導電型の第1ウエル領域、および第1ウエル領域上の第1導電型の第1導電層からなり、前記第1ウエル領域は、より高い導電性を有する第1導電型の各浅い表面ウエル領域を含んでいるコレクタと、 前記第1ウエル領域間に横方向に、またこれから隔置された位置で活性ベース領域中に配備された第2ウエル領域、および前記第2ウエル領域上の第1導電型の第2導電層からなるエミッタと、 を具備するラテラル・バイポーラ・トランジスタを有する集積回路。
IPC (4件)：
H01L 21/331 ,  H01L 21/8249 ,  H01L 27/06 ,  H01L 29/73
FI (2件)：
H01L 29/72 Z ,  H01L 27/06 321 B
Fターム (29件)：
5F003BA21 ,  5F003BA97 ,  5F003BB01 ,  5F003BB07 ,  5F003BC01 ,  5F003BC07 ,  5F003BE07 ,  5F003BH07 ,  5F003BJ15 ,  5F003BN01 ,  5F003BP31 ,  5F003BP41 ,  5F003BP96 ,  5F003BS05 ,  5F048AA09 ,  5F048AB03 ,  5F048AC05 ,  5F048BA07 ,  5F048BA12 ,  5F048BC05 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BF07 ,  5F048BG12 ,  5F048CA03 ,  5F048CA12 ,  5F048CA13 ,  5F048CA14
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM