特許

J-GLOBAL ID：200903081172955261

半導体メモリ装置およびその製造方法

発明者： 李 柱泳
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平7-114394
公開番号（公開出願番号）：特開平8-046157
出願日： 1995年05月12日
公開日（公表日）： 1996年02月16日
要約：

【要約】【目的】 セルキャパシタンスを向上させた半導体メモリ装置およびその製造方法を提供する。【構成】 第1レベルに第1トランジスタと第2トランジスタとが形成され、前記第1レベルの下部には前記第1トランジスタと連結された第1ストレージ電極200が、また前記第1レベルの上部には第2トランジスタと連結された第2ストレージ電極300が形成されている。第1ストレージ電極200は第1ソースの側面に形成されたスペーサを通じて第1ソースに連結され、第2ストレージ電極300は第2ソースの側面に形成されたスペーサを通じて第2ソースと連結されている。これにより、従来のDRAM装置に比してセルキャパシタンスが二倍以上に向上する。また、第1および第2ストレージ電極200、300の最下面にはアンダーカットが形成されているので、セルトランジスタの特性を安定させることができるためショートチャネル効果が低減される。

請求項（抜粋）：

トランジスタの上下に形成されたキャパシタを有する半導体メモリ装置であって、第1レベルに形成された第1トランジスタおよび第2トランジスタと、前記第1トランジスタと連結され前記第1レベルの下部に形成された下部ストレージ電極と、第2トランジスタと連結され前記第1レベルの上部に形成された上部ストレージ電極と、を含むことを特徴とする半導体メモリ装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/12 ,  H01L 29/786

FI (4件)：

H01L 27/10 621 A ,  H01L 27/10 621 Z ,  H01L 27/10 671 C ,  H01L 29/78 613 B

引用特許：

審査官引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-184375   出願人：株式会社日立製作所
• 半導体メモリ装置
  公報種別：公開公報   出願番号：特願平4-044936   出願人：富士通株式会社