特許
J-GLOBAL ID：200903081210398169

相変化メモリ装置

発明者：
戸田 春希

戸田 春希 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 伊丹 勝
公報種別：公表公報
出願番号（国際出願番号）：特願2003-582773
公開番号（公開出願番号）：特表2005-522045
出願日： 2003年01月10日
公開日（公表日）： 2005年07月21日
要約：
相変化メモリ装置は、互いに平行な複数の第1の配線WLと、この第1の配線WLとは分離されて交差して配設された複数の第2の配線BLと、第1の配線WLと第2の配線BLの各交差部に配置されて、一端が第1の配線WLに他端が第2の配線BLに接続されたメモリセルMCとを有する。メモリセルMCは、結晶状態と非晶質状態の間の相変化により決まる抵抗値を情報として記憶する可変抵抗素子VRと、この可変抵抗素子VRに直列接続されたショットキーダイオードSDとを有する。
請求項（抜粋）：
基板と、 前記基板上に形成された互いに平行な複数の第1の配線と、 前記基板上に第1の配線と絶縁されて交差するように形成された互いに平行な複数の第2の配線と、 前記第1の配線と第2の配線の各交差部に配置されて、一端が第1の配線に他端が第2の配線に接続されたメモリセルとを備え、 前記メモリセルは、 結晶状態と非晶質状態の間の相変化により決まる抵抗値を情報として記憶する可変抵抗素子と、 この可変抵抗素子に直列接続されたショットキーダイオードとを有する ことを特徴とする相変化メモリ装置。
IPC (3件)：
H01L27/10 ,  G11C13/00 ,  H01L45/00
FI (3件)：
H01L27/10 448 ,  G11C13/00 A ,  H01L45/00 A
Fターム (12件)：
5F083FZ10 ,  5F083GA09 ,  5F083GA10 ,  5F083KA01 ,  5F083KA05 ,  5F083LA01 ,  5F083LA03 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5F083ZA21 ,  5F083ZA28
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM