特許
J-GLOBAL ID:200903081230671287
多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法
発明者:
,
,
出願人/特許権者:
代理人 (5件):
曾我 道照
, 曾我 道治
, 古川 秀利
, 鈴木 憲七
, 梶並 順
公報種別:公開公報
出願番号(国際出願番号):特願2003-358095
公開番号(公開出願番号):特開2004-158850
出願日: 2003年10月17日
公開日(公表日): 2004年06月03日
要約:
【課題】電界-金属誘導結晶化(FE-MIC)方法を利用した薄膜トランジスタを製造する方法に係り、特に均等した分布の結晶粒でなる多結晶シリコン膜を形成する。【解決手段】本発明による非晶質シリコン膜の結晶化のための第1方法は、一次的に基板の一方向から500V〜2000Vの高電圧を印加して結晶化し、二次的に前記電極を一次結晶化工程の位置と垂直な方向で構成して約500V〜2000Vの高電圧を印加してもう一度結晶化を進める。このようにすると、前記電極を一方向にして結晶化を進めることより結晶粒が一定に分布するようになり、これを利用した薄膜トランジスタは移動度の特性と漏れ電流特性が改善される。【選択図】図2D
請求項(抜粋):
基板上部に非晶質シリコン層を形成する段階と;
前記非晶質シリコン層の上部に触媒金属を蒸着する段階と;
前記触媒金属が蒸着された非晶質シリコン層の一側と他側に前記非晶質シリコン層と接触して第1方向に相互離隔された第1及び2電極を配置する段階と;
前記非晶質シリコン層を第1温度で加熱しながら同時に前記第1及び2電極に第1電圧を印加して一次結晶化された非晶質シリコン層を形成する段階と;
前記一次結晶化された非晶質シリコン層の上部に前記第1方向と実質的に垂直な第2方向に相互離隔された第3及び4電極を配置する段階と;
前記一次結晶化された非晶質シリコン層を第2温度で加熱しながら同時に前記第3及び4電極に第2電圧を印加して二次結晶化された非晶質シリコン層を形成する段階とを含む多結晶シリコン層の形成方法。
IPC (3件):
H01L21/20
, H01L21/336
, H01L29/786
FI (2件):
H01L21/20
, H01L29/78 627G
Fターム (31件):
5F052AA22
, 5F052DA02
, 5F052DB02
, 5F052DB03
, 5F052DB04
, 5F052FA06
, 5F052JA01
, 5F110AA30
, 5F110CC02
, 5F110DD13
, 5F110EE03
, 5F110EE43
, 5F110FF02
, 5F110FF03
, 5F110FF27
, 5F110GG02
, 5F110GG13
, 5F110GG42
, 5F110HJ13
, 5F110HJ23
, 5F110HL02
, 5F110HL04
, 5F110HL22
, 5F110NN02
, 5F110NN33
, 5F110PP01
, 5F110PP10
, 5F110PP26
, 5F110PP34
, 5F110PP35
, 5F110QQ11
引用特許:
引用文献:
前のページに戻る