特許
J-GLOBAL ID：200903081253300847
半導体記憶装置およびその書込み方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2005-126456
公開番号（公開出願番号）：特開2006-302465
出願日： 2005年04月25日
公開日（公表日）： 2006年11月02日
要約：
【課題】DRAMに対し互換性の高い相変化メモリを提供する。【解決手段】ワード線WL0Lに接続されるセルMC0が低抵抗であった場合、ダミーセルMR0よりも流れる電流量が大きいため、ビット線SA_Bは、ビット線SA_Tよりも低い電位になる。この差をセンスアンプSAで増幅して読み出しを行う。なお、センスアンプでセルデータをラッチ直前にNMOSトランジスタMN1をオフして、メモリセル部とセンスアンプ部とを切り離す。その後、NMOSトランジスタMN10をオンして選択されたワード線のデータを全てセット状態にする。さらにその後、ライトを行う場合は、I/O線である信号線LIO、RIOからセンスアンプSAに書き込みが行われ、メモリセルには書き込みを行わない。プリチャージコマンドが入力され、ワード線WL0Lをプリチャージする前に、再びNMOSトランジスタMN1をオンし、セルMC0にリセットを書き込む。【選択図】 図1
請求項（抜粋）：
ビット線とワード線の交差部に備えられる、プログラム可能な抵抗素子を含むメモリセルへの書き込み方法であって、
選択されたワード線に接続されるメモリセルの抵抗値に応じた信号を読み出してセンスアンプに保持するステップと、
前記メモリセルに対して第1の状態に書き込みを行うステップと、
必要なメモリセルにのみ第2の状態に書き込みを行うステップと、
を含むことを特徴とする半導体記憶装置の書き込み方法。
IPC (1件)：
FI (1件)：
引用特許：
出願人引用 (1件)
審査官引用 (1件)
-
記憶装置
公報種別：公開公報
出願番号：特願2004-009372
出願人：株式会社ルネサステクノロジ
前のページに戻る
