特許
J-GLOBAL ID：200903081406327618

データ処理装置

発明者：
平野 憲司

平野 憲司 について

, 
北村 臣二

北村 臣二 について


出願人/特許権者：
鐘紡株式会社

鐘紡株式会社 について


代理人 (1件)： 福島 祥人
公報種別：公開公報
出願番号（国際出願番号）：特願平10-063156
公開番号（公開出願番号）：特開平11-259453
出願日： 1998年03月13日
公開日（公表日）： 1999年09月24日
要約：
【要約】【課題】 高速に積和による演算結果を得ることができかつ小型化および低コスト化が可能なデータ処理装置を提供することである。【解決手段】 シフトレジスタに画素データf0〜f7を1ビットづつ入力し、シフトしつつ出力する。演算テーブル61a〜68aに4個のシフトレジスタから出力される画素データf0〜f3の同一桁をアドレスとして与え、演算テーブル61b〜68bに他の4個のシフトレジスタから1ビットづつ出力される画素データf4〜f7の同一桁をアドレスとして与える。演算テーブル61a,61b〜68a,68bから出力される計算結果を加算器71〜78にそれぞれ与え、加算器71〜78から出力される加算結果を加算器81〜88の一方の入力端子に与える。加算器81〜88から出力されるデータをレジスタ91〜98を介して1ビットシフトして加算器81〜88の他方の入力端子に与える。
請求項（抜粋）：
m個のnビットデータとm個の係数との積和による演算結果を出力するデータ処理装置であって、前記mは2以上の整数であり、m個の1ビットの二値データとm個の係数との積和の計算結果を記憶する記憶手段と、前記m個のnビットデータの同一桁のビットからなるアドレスを前記記憶手段に順に入力する入力手段と、前記記憶手段から前回読み出された計算結果を1ビットシフトして前記記憶手段から現在読み出された計算結果に順に加算する演算手段とを備えたことを特徴とするデータ処理装置。
IPC (5件)：
G06F 17/10 ,  G06F 17/14 ,  G06T 1/00 ,  H04N 1/41 ,  H04N 7/30
FI (5件)：
G06F 15/31 S ,  H04N 1/41 B ,  G06F 15/332 S ,  G06F 15/66 J ,  H04N 7/133 Z
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM