特許
J-GLOBAL ID：200903081414607867

半導体装置の製造方法

発明者：
江尻 洋一

江尻 洋一 について

, 
五味 孝行

五味 孝行 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平6-201352
公開番号（公開出願番号）：特開平8-045878
出願日： 1994年08月02日
公開日（公表日）： 1996年02月16日
要約：
【要約】【目的】 後の高温処理工程におけるシリサイド化反応を抑制する。【構成】 第1工程で基体1表面に絶縁膜2を形成した後、リソグラフィとエッチングとによって絶縁膜2にコンタクトホール3を設ける。第2工程で、そのコンタクトホール3の内面を覆う状態で絶縁膜2上に、チタンシリサイド、モリブデンシリサイド、プラチナシリサイド、ニッケルシリサイド、コバルトシリサイド、パラジウムシリサイドおよびニオブシリサイドのうちの少なくとも一種類からなるシリサイド薄膜4を形成する。第3工程では、コンタクトホール3内に形成されたシリサイド薄膜4の表面を覆う状態でそのシリサイド薄膜4上に、密着層5を形成する。そして第4工程で、コンタクトホール3内に、シリサイド薄膜4と密着層5とを介して導電材料を埋込んで電極6aを形成する。
請求項（抜粋）：
基体表面に絶縁膜を形成し、その後リソグラフィとエッチングとによって前記絶縁膜にコンタクトホールを設ける第1工程と、前記コンタクトホールの内面を覆う状態で前記絶縁膜上に、チタンシリサイド、モリブデンシリサイド、プラチナシリサイド、ニッケルシリサイド、コバルトシリサイド、パラジウムシリサイドおよびニオブシリサイドのうちの少なくとも一種類からなるシリサイド薄膜を形成する第2工程と、前記コンタクトホール内に形成された前記シリサイド薄膜の表面を覆う状態で該シリサイド薄膜上に、密着層を形成する第3工程と、前記コンタクトホール内に、前記シリサイド薄膜と前記密着層とを介して導電材料を埋込んで電極を形成する第4工程とからなることを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/28 301 ,  H01L 21/203 ,  H01L 21/768 ,  H01L 29/872
FI (2件)：
H01L 21/90 D ,  H01L 29/48 M
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM