特許
J-GLOBAL ID：200903081418923526
マルチタスクが可能な遊技機制御用チップ
発明者：
出願人/特許権者：
代理人 (1件)：
稲木 次之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-235638
公開番号（公開出願番号）：特開平11-119990
出願日： 1996年09月05日
公開日（公表日）： 1999年04月30日
要約：
【要約】 (修正有)【課題】 プログラムの作成・検査が容易であると共にそれぞれのプログラム(タスク)が互いに干渉し得ないように管理する。【解決手段】 タスク制御可能な中央処理装置(CPU)と、プログラムとしての遊技機の各制御タスクを格納するユーザープログラム、管理用タスクを格納する管理プログラム、および前記タスク毎に多重処理可能に管理するタスク管理プログラムと、前記タスクが相互と干渉しないように制御管理を行うメモリー管理回路とからなり、管理用タスクは他の遊技機制御タスクの出力情報及びチップが正規のものか否かを検査し外部へ通信するための外部通信タスクと、遊技機プログラムの内容を検査する検査タスクとで構成される。
請求項（抜粋）：
タスク制御可能な中央処理装置(CPU)30と、遊技機のプログラムの各制御タスクを格納するユーザープログラム実行用メモリー(ROM)32と、管理用タスクを格納する管理プログラム用メモリー(ROM)36と、前記両ROM32,36の記憶領域をタスク毎に多重処理可能に割当て管理する遊技機タスク管理プログラム用メモリー34と、前記遊技機の各制御タスクが他の領域のタスクに対して干渉しないように制御管理を行うメモリー管理回路24とからなり、前記管理用タスクが、他の遊技機制御タスクの出力情報及び遊技機制御用チップ又は遊技機が正規のものか否かを検査しその結果を外部へ通信するための外部通信タスクと、遊技機のプログラムの内容を検査する検査タスクとで構成され、前記ROMに格納された各タスクを遊技機タスク管理プログラム用メモリー34でタスク制御しながら順次実行処理してCPUが遊技機を制御するように構成したことを特徴とするマルチタスクが可能な遊技機制御用チップ。
IPC (4件)：
G06F 9/06 550
, G06F 9/06 410
, A63F 7/02 328
, A63F 7/02 334
G06F 9/06 550 Z
, G06F 9/06 410 A
, A63F 7/02 328
, A63F 7/02 334
