特許
J-GLOBAL ID：200903081453531460
遅延タイマ回路
発明者：
出願人/特許権者：
代理人 (1件)：
橋本 克彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-123134
公開番号（公開出願番号）：特開平10-302595
出願日： 1997年04月25日
公開日（公表日）： 1998年11月13日
要約：
【要約】【課題】 小型で安価な上、構造が簡易な遅延タイマ回路を提供すること。【解決手段】 AC電源10と、該AC電源10に接続された負荷11と、該負荷11に接続された遅れスイッチ回路12とを備え、該遅れスイッチ回路12は、前記AC電源10に直列に接続された電源回路20と、前記AC電源10に接続された第一のスイッチ素子21と第二のスイッチ素子22と、前記第一および第二のスイッチ素子22と前記電源回路20とに接続され前記負荷11をタイマー制御する制御回路23と、制御スイッチ60とを有し、該制御スイッチ60は、オフの際、前記電源回路20および制御回路23に電流を流さず、オンの際に前記電源回路20に低い電圧を供給するように接続されていることを特徴とする遅延タイマ回路。
請求項（抜粋）：
AC電源と、該AC電源に接続された負荷と、該負荷に接続された遅れスイッチ回路とを備え、該遅れスイッチ回路は、前記AC電源に直列に接続された電源回路と、前記AC電源に接続された第一のスイッチ素子と第二のスイッチ素子、前記第一および第二のスイッチ素子と前記電源回路とに接続され前記負荷をタイマー制御する制御回路と、制御スイッチとを有し、該制御スイッチは、オフの際、前記電源回路および制御回路に電流を流さず、オンの際に前記電源回路に低い電圧を供給するように接続されていることを特徴とする遅延タイマ回路。
引用特許：
前のページに戻る
