特許
J-GLOBAL ID:200903081473651101
マイクロコンピュータとメモリアクセス方法
発明者:
出願人/特許権者:
代理人 (1件):
工藤 実
公報種別:公開公報
出願番号(国際出願番号):特願2004-156373
公開番号(公開出願番号):特開2005-339147
出願日: 2004年05月26日
公開日(公表日): 2005年12月08日
要約:
【課題】 CPUの動作を停止させることなく、データを復元することができるマイクロコンピュータとメモリアクセス方法を提供する。【解決手段】 第1不揮発性メモリ4Aと第2不揮発性メモリ4Bにはデータが格納されている。CPU10は、第1不揮発性メモリを選択する第1選択信号を出力する。制御部14は、読出命令に応じて第1不揮発性メモリ及び第2不揮発性メモリからデータを読み出す。セレクタ16は、第1不揮発性メモリから読み出されたデータをデコーダ18に出力する。デコーダは、第1不揮発性メモリから読み出されたデータに対してエラー訂正を実行し、訂正されたデータとエラー情報とをCPUに出力する。エラー情報が第1不揮発性メモリから読み出されたデータのエラーを表すとき、CPUは、第2不揮発性メモリを選択する第2選択信号をセレクタに出力し、制御部は、第2不揮発性メモリに格納されたデータを第1不揮発性メモリに書き込む。【選択図】図2
請求項(抜粋):
データを格納する第1不揮発性メモリと第2不揮発性メモリと、
前記第1不揮発性メモリと前記第2不揮発性メモリとのうちの前記第1不揮発性メモリを選択する第1選択信号を出力するCPUと、
読出命令に応じて前記第1不揮発性メモリ及び前記第2不揮発性メモリから前記データを読み出す制御部と、
前記第1選択信号に従って、前記第1不揮発性メモリから読み出された前記データを出力するセレクタと、
前記読み出されたデータに対してエラー訂正を実行し、前記エラー訂正されたデータとエラー情報とを出力するデコーダとを具備し、
前記エラー訂正されたデータは前記CPUに出力され、
前記エラー情報が前記読み出されたデータのエラーを表すとき、
前記CPUは、前記第1不揮発性メモリと前記第2不揮発性メモリとのうちの前記第2不揮発性メモリを選択する第2選択信号を前記セレクタに出力し、
前記制御部は、前記第1不揮発性メモリに格納された前記データに代えて前記第2不揮発性メモリに格納された前記データを前記第1不揮発性メモリに書き込む
マイクロコンピュータ。
IPC (2件):
FI (3件):
G06F12/16 310J
, G06F15/78 510A
, G06F15/78 510K
Fターム (11件):
5B018GA02
, 5B018HA03
, 5B018HA14
, 5B018HA21
, 5B018KA21
, 5B018NA06
, 5B018QA01
, 5B018RA01
, 5B062CC02
, 5B062CC03
, 5B062JJ06
引用特許:
出願人引用 (4件)
-
不揮発性半導体記憶装置
公報種別:公開公報
出願番号:特願平4-262409
出願人:株式会社東芝
-
特開平4-115340
-
計算機のメモリ回路
公報種別:公開公報
出願番号:特願平6-088956
出願人:三菱電機株式会社
-
フラッシュメモリシステム
公報種別:公開公報
出願番号:特願2002-148999
出願人:三菱電機株式会社
全件表示
審査官引用 (4件)