特許
J-GLOBAL ID：200903081475130281

基板の一次側と二次側における同一の接続点レイアウトのためのルーティングトポロジー

発明者：
イー,ドーソン・エル

イー,ドーソン・エル について

, 
ノア,アール・ロジャー

ノア,アール・ロジャー について


出願人/特許権者：
インテル・コーポレーション

インテル・コーポレーション について


代理人 (1件)： 山川 政樹
公報種別：公表公報
出願番号（国際出願番号）：特願2000-531862
公開番号（公開出願番号）：特表2002-517080
出願日： 1999年01月25日
公開日（公表日）： 2002年06月11日
要約：
【要約】本発明は多層基板を有する。基板は、第1の接続点(22-1)を含むような第1の接続点グループを持ち、第1のチップとインターフェースをとるための第1のレイアウトを持つような一次側(12)を有する。基板はまた、第2の接続点を含むような第2の接続点グループを持ち、第2のチップとインターフェースをとるために、第1のレイアウトと同一のレイアウトを持つような二次側を有する。基板はまた、各々が実質的に同じ電気的長さを持つ第1と第2の分岐トレースを通って第1と第2の接続点に連結される中間の接続点(34、36、44、46)を有する。
請求項（抜粋）：
第1のチップを接合するための第1のレイアウトを持ち、第1の接続点を含むような第1の接続点グループを有する一次側、 第2のチップを接合するための、上記第1のレイアウトと同一のレイアウトを持ち、第2の接続点を含むような第2の接続点グループを有する二次側、及び 各々が実質的に同じ電気的長さを有する第1と第2の分岐トレースを通して上記第1と第2の接続点に連結される中間接続点を有することを特徴とする多層基板。
IPC (3件)：
H05K 1/14 ,  H01L 23/538 ,  H05K 1/16
FI (3件)：
H05K 1/14 F ,  H05K 1/16 Z ,  H01L 23/52 A
Fターム (12件)：
4E351BB35 ,  4E351BB46 ,  4E351GG06 ,  5E344AA01 ,  5E344AA26 ,  5E344AA28 ,  5E344BB01 ,  5E344BB04 ,  5E344BB13 ,  5E344CC09 ,  5E344CD21 ,  5E344EE06
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM